Microprocessores AM3358BZCZA100 – MPU MPU ARM Cortex-A8
♠ Descriptio Producti
| Attributum Producti | Valor Attributi |
| Fabricator: | Instrumenta Texana |
| Categoria Producti: | Microprocessores - MPU |
| RoHS: | Detalia |
| Modus Montandi: | SMD/SMT |
| Sarcina/Capsa: | PBGA-324 |
| Series: | AM3358 |
| Nucleus: | ARM Cortex A8 |
| Numerus Nucleorum: | 1 Nucleus |
| Latitudo Bus Datorum: | Triginta duo bit |
| Frequentia Horologii Maxima: | 1 GHz |
| Memoria Instructionum Cache L1: | 32 kB |
| Memoria Datorum Cessandi L1: | 32 kB |
| Tensio Alimentationis Operativae: | 1.325 V |
| Temperatura Operativa Minima: | - 40°C |
| Temperatura Maxima Operativa: | + 105°C |
| Involucrum: | Ferculum |
| Marca: | Instrumenta Texana |
| Magnitudo Memoriae Memoriae Datorum: | 64 kB, 64 kB |
| Magnitudo ROM datorum: | 176 kilobytes |
| Tensio I/O: | 1.8 V, 3.3 V |
| Typus Interfaciei: | CAN, Aethernet, I2C, SPI, UART, USB |
| Instructio / Memoria Datorum Cache L2: | 256 kB |
| Genus Memoriae: | Memoria cellae memoriae L1/L2/L3, memoria RAM, memoria ROM |
| Humoribus Sensibilis: | Ita |
| Numerus Temporatorum/Numeratorum: | Octo Temporatores |
| Series Processoris: | Sitara |
| Typus Producti: | Microprocessores - MPU |
| Quantitas Sarcinae Fabricae: | 126 |
| Subcategoria: | Microprocessores - MPU |
| Nomen Mercatorium: | Sitara |
| Tempora Custodiae: | Custodis Temporis |
| Pondus Unitarium: | 1.714 grammata |
♠ Processores AM335x Sitara™
Microprocessores AM335x, in processore ARM Cortex-A8 fundati, imaginibus, graphicis tractandis, periphericis, et optionibus interfaciei industrialis, ut EtherCAT et PROFIBUS, amplificantur. Instrumenta systemata operativa altioris ordinis (HLOS) sustinent. SDK processoris Linux® et TI-RTOS gratis a TI praesto sunt.
Microprocessor AM335x subsystemata in Diagramma Functionum Block demonstrata continet, et brevis descriptio cuiusque sequitur:
Subsystemata in Diagrammate Functionum Obstructionum monstrata continet, et brevis descriptio cuiusque sequitur:
Subsystema unitatis microprocessoris (MPU) in processore ARM Cortex-A8 fundatur, et subsystema Acceleratoris Graphicorum PowerVR SGX™ accelerationem graphicam tridimensionalem praebet ad effectus ostentationis et ludorum sustinendos.
PRU-ICSS a nucleo ARM separatum est, operationem independentem et horologium ad maiorem efficientiam et flexibilitatem permittens. PRU-ICSS interfacies periphericas additionales et protocola temporis realis, ut EtherCAT, PROFINET, EtherNet/IP, PROFIBUS, Ethernet Powerlink, Sercos, et alia, permittit. Praeterea, natura programmabilis PRU-ICSS, una cum accessu ad paxillos, eventa et omnes opes systematis in chip (SoC), flexibilitatem praebet in implendis responsis celeribus et temporis realis, operationibus specializatis tractationis datorum, interfaciibus periphericis consuetudinariis, et in exonerandis operibus ab aliis nucleis processorum SoC.
• Processorius RISC Sitara™ ARM® Cortex® -A8 32-Bit usque ad 1 GHz
– Coprocessor SIMD NEON™
– 32KB instructionis L1 et 32KB memoriae celatae datorum cum detectione erroris singularis (paritatis)
– 256KB memoriae celatae L2 cum codice correctore errorum (ECC)
– 176KB memoriae ROM incipiendae in chip
– 64KB memoriae RAM dedicatae
– Aemulatio et Debugatio – JTAG
– Moderator Interruptionis (usque ad 128 Petitiones Interruptionis)
• Memoria in chip (RAM L3 communis)
– 64KB memoriae RAM Moderatoris Memoriae Intra Microprocessum Usus Generalis (OCMC)
– Omnibus Magistris Accessibile
– Retentionem ad Celerem Expergefactionem Sustinet
• Interfacies Memoriae Externae (EMIF)
– mDDR(LPDDR), DDR2, DDR3, DDR3L Controller:
– mDDR: Horologium 200 MHz (Frequentia Datorum 400 MHz)
– DDR2: Horologium 266-MHz (Ratio Datorum 532-MHz)
– DDR3: Horologium 400-MHz (Ratio Datorum 800-MHz)
– DDR3L: Horologium 400 MHz (Ratio Datorum 800 MHz)
– Nexus datorum 16-Bit – 1GB spatii totalis addressabilis
– Unam x16 vel duas x8 configurationes memoriae sustinet
– Moderator Memoriae Usus Generalis (GPMC)
– Interfacies Memoriae Asynchronae Flexibilis 8-Bit et 16-Bit cum usque ad Septem Selectionibus Microprocessorum (NAND, NOR, Muxed-NOR, SRAM)
– Codice BCH utitur ad ECC 4, 8, vel 16-bit sustinendum
– Codice Hamming ad ECC 1-Bit sustinendum utitur.
– Modulus Locatoris Errorum (ELM)
– Una cum GPMC adhibita ad locanda inscriptiones errorum datorum ex polynomiis syndromarum generatis per algorithmum BCH.
– Sustinet Locationem Errorum 4, 8, et 16-Bit per 512-Bit in Blocco secundum Algorithmos BCH
• Subsystema Unitatis Temporis Realis Programmabile et Subsystema Communicationis Industrialis (PRU-ICSS)
– Protocolla ut EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™, et alia sustinet
– Duae Unitates Temporis Realis Programmabiles (PRU)
– Processorius RISC 32-Bit Onerationis/Repositionis capax ad 200 MHz currendi
– 8KB memoriae RAM instructionum cum detectione erroris singularis (paritatis)
– 8KB memoriae datorum RAM cum detectione erroris singularis (paritatis)
– Multiplicator unius cycli 32-bit cum accumulatore 64-bit
– Modulus GPIO amplificatus praebet subsidium translationis intra/exitūs et retinaculum parallelum in signo externo
– 12KB memoriae RAM communicatae cum detectione erroris singularis (paritatis)
– Tres bancos registrorum 120-octetorum ab unoquoque PRU accessibiles
– Moderator Interruptionis (INTC) ad Eventus Input Systematis Tractandos
– Bus Interconnectionis Localis ad Coniungendas Maestros Internos et Externos cum Opibus Intra PRU-ICSS
– Peripherica Intra PRU-ICSS:
– Una Porta UART cum Aciculis Moderationis Fluxus, Sustinet usque ad 12 Mbps
– Unum Modulum Capturae Augmentatae (eCAP)
– Duo portus Ethernet MII qui Ethernet industrialem, ut EtherCAT, sustinent
– Una Porta MDIO
• Modulus Potestatis, Restitutionis, et Administrationis Horologii (PRCM)
– Introitum et Exitum Modorum Exspectationis et Somni Profundi Regit
– Curae pro Ordinatione Somni, Ordinatione Exstinctionis Dominii Potestatis, Ordinatione Expergiscendi, et Ordinatione Accensionis Dominii Potestatis
– Horologia
– Oscillator Altae Frequentiae Integratus 15 ad 35 MHz ad Horologium Referentiae Generandum pro Variis Horologiis Systematis et Periphericis Adhibitus
– Sustinet singularem moderationem horologii activationis et inactivationis pro subsystematibus et periphericis ad consumptionem energiae reducendam facilitandam.
– Quinque ADPLL ad Horologia Systematis Generanda (Subsystema MPU, Interfacies DDR, USB et Peripherica [MMC et SD, UART, SPI, I2C], L3, L4, Ethernet, GFX [SGX530], Horologium Pixel LCD)
– Potestas
– Duo Regiones Potestatis Non Commutabiles (Horologium Temporis Realis [RTC], Logica Expergiscendi [WAKEUP])
– Tria Regiones Potestatis Commutabiles (Subsystema MPU [MPU], SGX530 [GFX], Peripherica et Infrastructura [PER])
– SmartReflex™ Classis 2B ad Scalationem Tensionis Nuclei Secundum Temperaturam Matricei, Variationem Processus, et Perfunctionem (Scalationem Tensionis Adaptivam [AVS]) implementat.
– Scalatio Frequentiae Tensionis Dynamicae (DVFS)
• Peripherica Ludorum
• Automatio Domestica et Industrialis
• Instrumenta Medica Consumptoria
• Impressores
• Systema Vectigalium Intelligentium
• Automata Venditoria Connexa
• Librae Ponderatoriae
• Consolae Educationales
• Ludibria Provectiora
