AP64500SP-13 Switching Voltage Regulators DCDC Conv HV Buck SO-8EP(STD) T&R 4K
Product Description
| Productum attributum | Precium attributum |
| Fabrica: | Diocles Incorporatus |
| Product Category: | Commutatione Voltage Regulators |
| RoHS: | Singula |
| Adscendens Style: | SMD/SMT |
| Sarcina / Case: | SOIC-8 |
| Acta: | Buck |
| Output intentione: | 800 mV ad 39 V |
| Output Current: | 5 A |
| Numerus outputs: | 1 output |
| Input Voltage, Min: | 3.8 V |
| Input Voltage, Max: | 40 V |
| Quiescit Current: | 25 uA |
| Commutatione Frequency: | 100 kHz ad 2.2 MHz |
| Minimum Operating Temperature: | - 40 C |
| Maximum Operating Temperature: | + 85 C |
| Packaging: | Reel |
| Packaging: | Cut Tape |
| Notam: | Diocles Incorporatus |
| Product Type: | Commutatione Voltage Regulators |
| Shutdown: | Shutdown |
| Factory Pack Quantity: | 4000 |
| Subcategoria: | PMIC - Power Management ICs |
| Typus: | Synchroni |
| Unitas pondus: | 0.09385 oz |
♠ 3.8V AD 40V INPUT, 5A BUCCA SYNCHRONOUS IQ BUCCA PROGRAMMABILIS FAEVITAS.
AP64500 est 5A, hircum synchronum convertentis cum ampla intentione initus 3.8V ad 40V.Fabrica potentiae MOSFET altae lateris 45mΩ plene integrat et 20mΩ potentiae inferioris MOSFET ad conversionem DC-DC gradum altum efficientiam praebens.
AP64500 fabrica facile adhibetur ut componentes externi extenuando comitem propter adoptionem ad apicem currentis potestatis.
Consilium AP64500 est optimized pro Intercessione Electromagnetica (EMI) reductionis.Cogitatus coegi rationem portae proprietatis habet resistendi nodi mutandi tinnitus sine MOSFET vicissitudines immolandi et vicis- sionibus, quae altum frequentiam reducit radiosa EMI strepitus mutandi causatorum MOSFET.AP64500 etiam notat Frequentiam Expande Spectrum (FSS) cum commutatione frequentiae jitterarum ±6%, quae EMI minuit, non permittens industriam emissam manere in aliqua frequentia ad notabile tempus.
Cogitatus praesto est in sarcina SO-8EP.
·VIN 3.8V ad 40V
·5A Continua Output Current
·0.8V ± 1% Reference Voltage
·25µA Minimum Quiescent Current (Pulse Frequency Modulation)
·Programmabilis Commutatio Frequentia: 100kHz ad 2.2MHz
·Horologii externi Synchronisation: 100kHz ad 2.2MHz
·Ad LXXXV% efficientiam ad 5mA lux Load
·Proprietarii Gate Coegi Design for optimus Tactus reductionem
·Frequency Expande Spectrum (FSS) ad redigendum Tactus
·Humilis-Dropout (LDO) Modus
·Subtilitas Admitte limen accommodare UVLO
·Praesidium Circuitry o Undervoltage Lockout (UVLO)
- Output Overvoltage Praesidium (OVP)
- Cycle-by-Cycle Pecco Current Limit
- Scelerisque Shutdown
·Prorsus Lead-Free & Plene RoHS Compliant (Notes 1 & 2)
·Halogen and Antimonia Free."Viridi" Fabrica (Nota III)
