FS32K116LFT0VLFT Microcontrollores ARM – MCU S32K116 MCU 32-bit, ARM Cortex-M0+

• Proprietates operandi

– Ambitus tensionis: 2.7 V ad 5.5 V

– Temperatura ambientis: -40°C ad 105°C pro modo HSRUN, -40°C ad 150°C pro modo RUN

• Nucleus Arm™ Cortex-M4F/M0+, CPU 32-bit

– Frequentiam usque ad 112 MHz (modo HSRUN) sustinet cum 1.25 Dhrystone MIPS per MHz

– Nucleus Arm in Architectura Armv7 et Thumb®-2 ISA fundatus

– Processor Signorum Digitalium Integratus (DSP)

– Moderator Interruptionis Vectorialis Inclusus Configurabilis (NVIC)

– Unitas Punctorum Fluitantium Praecisionis Singularis (FPU)

• Interfacies horologii

– Oscillator externus celer (OSC) 4 – 40 MHz cum horologio quadrato externo DC usque ad 50 MHz in modo horologii externi

– Oscillator RC internus celer 48 MHz (FIRC)

– Oscillator RC internus tardus 8 MHz (SIRC)

– Oscillator Parvae Potentiae 128 kHz (LPO)

– Usque ad 112 MHz (HSRUN) System Phased Lock Loop (SPLL)

– Usque ad 20 MHz TCLK et 25 MHz SWD_CLK

– Horologium externum numeratoris temporis realis 32 kHz (RTC_CLKIN)

• Administratio potentiae

– Nucleus Brachii Cortex-M4F/M0+ parvae potentiae cum excellenti efficacia energiae

– Moderator Administrationis Potentiae (PMC) cum modis potentiae multiplicibus: HSRUN, RUN, STOP, VLPR, et VLPS. Nota: Scripturae/deletiones CSEc (Securitatis) vel EEPROM signa erroris in modo HSRUN (112 MHz) excitabunt quia hoc usus simul exsequi non licet. Instrumentum ad modum RUN (80 MHz) transire debebit ut scripturas/deletiones CSEc (Securitatis) vel EEPROM exsequatur.

– Horologii regulatio et operatio parvae potentiae in periphericis specificis sustinentur.

• Memoria et interfacies memoriae

– Memoria programmatis usque ad 2 MB cum ECC

– FlexNVM 64 KB pro memoria flash datorum cum aemulatione ECC et EEPROM. Nota: Scripturae/deletiones CSEc (Securitatis) vel EEPROM signa errorum in modo HSRUN (112 MHz) excitabunt quia hoc casus usus simul exsequi non licet. Instrumentum ad modum RUN (80 MHz) transire debebit ut scripturas/deletiones CSEc (Securitatis) vel EEPROM exsequatur.

– Usque ad 256 KB SRAM cum ECC

– Usque ad 4 KB FlexRAM ad usum ut aemulatio SRAM vel EEPROM

– Usque ad 4 KB memoriae celatae codicis ad effectum latentiarum accessus memoriae minuendam

– QuadSPI cum auxilio HyperBus™

• Analogicum signorum mixtorum

– Usque ad duo Conversores Analogicos-Digitales (ADC) 12-bit cum usque ad 32 canalibus analogicis ingressis per modulum

– Unum Comparatorem Analogicum (CMP) cum Conversore Digitali-Analogico (DAC) interno 8-bit

• Functio depurationis

– Portus Debug JTAG Filorum Serialium (SWJ-DP) coniungit

– Observatorium et Vestigium Debug (DWT)

– Macrocella Instrumentationis Vestigii (ITM)

– Unitas Interfaciei Portus Probationis (TPIU)

– Unitas Intersectionis et Puncti Interruptionis (FPB)

• Interfacies Hominis-Machinae (HMI)

– Usque ad 156 paxilli GPIO cum functione interruptionis

– Interruptio Non-Maschabilis (NMI)

• Interfacies communicationis

– Usque ad tria moduli Receptoris/Transmissoris Asynchroni Universalis Parvae Potentiae (LPUART/LIN) cum auxilio DMA et disponibilitate parvae potentiae

– Usque ad tria modula Interfaciei Periphericae Serialis Potentiae Humilis (LPSPI) cum auxilio DMA et disponibilitate potentiae humilis

– Usque ad duo moduli Circuitus Interintegrati Potentiae Humilis (LPI2C) cum auxilio DMA et disponibilitate potentiae humilis

– Usque ad tres moduli FlexCAN (cum auxilio CAN-FD facultativo)

– Modulus FlexIO ad aemulationem protocollorum communicationis et periphericorum (UART, I2C, SPI, I2S, LIN, PWM, etc.).

– Usque ad unum Ethernet 10/100Mbps cum auxilio IEEE1588 et duobus modulis Interfaciei Audio Synchronae (SAI).

• Salus et Securitas

– Machina Servitiorum Cryptographicorum (CSEc) seriem comprehensivam functionum cryptographicarum, ut in Specificatione Functionali SHE (Extensionis Hardware Securae) describitur, efficit. Nota: Scripturae/deletiones CSEc (Securitatis) vel EEPROM signa erroris in modo HSRUN (112 MHz) excitabunt, quia hoc casus usus simul exsequi non licet. Instrumentum ad modum RUN (80 MHz) transire debebit ut scripturas/deletiones CSEc (Securitatis) vel EEPROM exsequatur.

– Numerus Identificationis Unicae (ID) 128-bit

– Codex Corrector Errorum (ECC) in memoriis flash et SRAM

– Unitas Protectionis Memoriae Systematis (MPU Systematis)

– Modulus Redundantiae Cyclicae (CRC)

– Custos Internus (CDI)

– Modulus monitoris externi custodis (EWM)

• Tempus et imperium

– Usque ad octo moduli FlexTimers (FTM) 16-bit sui iuris, usque ad 64 canales normales (IC/OC/PWM) offerentes

– Unum Temporarium Parvae Potestatis 16-bit (LPTMR) cum flexibili moderatione expergefactionis

– Duo Bloci Morae Programmabiles (PDB) cum systemate impulsoris flexibili

– Unum Temporarium Interruptionis Parvae Potentiae (LPIT) 32-bit cum 4 canalibus

– Numerator Temporis Realis 32-bit (RTC)

• Sarcina

– Optiones involucri QFN 32-pinorum, LQFP 48-pinorum, LQFP 64-pinorum, LQFP 100-pinorum, MAPBGA 100-pinorum, LQFP 144-pinorum, LQFP 176-pinorum

• DMA sedecim canalium cum usque ad sexaginta tribus fontibus petitionum utens DMAMUX