LCMXO2-2000HC-4BG256C FPGA – Series Portarum Programmabiles in Campo 2112 LUTs 207 IO 3.3V 4 Velocitates
♠ Descriptio Producti
| Attributum Producti | Valor Attributi |
| Fabricator: | Clathrus |
| Categoria Producti: | FPGA - Series Portarum Programmabiles in Campo |
| RoHS: | Detalia |
| Series: | LCMXO2 |
| Numerus Elementorum Logicorum: | 2112 LE |
| Numerus I/O: | 206 I/O |
| Tensio Alimentaria - Minimum: | 2.375 V |
| Tensio Alimentaria - Maxima: | 3.6 V |
| Temperatura Operativa Minima: | 0°C |
| Temperatura Maxima Operativa: | +85°C |
| Frequentia Datorum: | - |
| Numerus Transceptorum: | - |
| Modus Montandi: | SMD/SMT |
| Sarcina / Capsa: | CABGA-256 |
| Involucrum: | Ferculum |
| Marca: | Clathrus |
| Memoria RAM distributa: | 16 kbit |
| Memoria RAM Integrata - EBR: | 74 kbit |
| Frequentia Operativa Maxima: | 269 MHz |
| Humoribus Sensibilis: | Ita |
| Numerus Sectorum Ordines Logici - LAB: | 264 LABORATORIUM |
| Cursus Operandi Subministrationis: | 4.8 mA |
| Tensio Alimentationis Operativae: | 2.5 V/3.3 V |
| Typus Producti: | FPGA - Series Portarum Programmabiles in Campo |
| Quantitas Sarcinae Fabricae: | 119 |
| Subcategoria: | Circuiti Integrati Logicae Programmabiles |
| Memoria Totalis: | 170 kbit |
| Nomen Mercatorium: | MachXO2 |
| Pondus Unitarium: | 0.429319 unciae |
1. Architectura Logicae Flexibilis
• Sex instrumenta cum 256 ad 6864 LUT4 et 18 ad 334 I/O Instrumenta Potentiae Infimae
• Processus provectus 65 nm parvae potentiae
• Potentia subsidiaria tam humilis quam 22 µW
• Ingressus/Egressus differentiales oscillationis humilis programmabiles
• Modus exspectationis et aliae optiones conservationis energiae 2. Memoria inclusa et distributa
• Usque ad 240 kbits sysMEM™ memoria RAM inclusa
• Memoria RAM distributa usque ad 54 kbits
• Logica moderationis FIFO dedicata
3. Memoria Flash Usoris In-Chip
• Usque ad 256 kbits Memoriae Flash Usoris
• 100 000 cycli scribendi
• Per interfacies WISHBONE, SPI, I2C et JTAG accessibile
• Ut PROM processoris mollis vel ut memoria Flash adhiberi potest
4. I/O Synchrona Fontis Praefabricata
• Registra DDR in cellulis I/O
• Logica dedicata dentaturae
• 7:1 Gearing pro Ostensione I/O
• DDR generica, DDRX2, DDRX4
• Memoria DDR/DDR2/LPDDR dedicata cum auxilio DQS
5. Memoria I/O Flexibilis et Altae Efficaciae
• Memoria programmabilis sysIO™ amplam varietatem interfacierum sustinet:
– LVCMOS 3.3/2.5/1.8/1.5/1.2
– LVTTL
– PCI
– LVDS, LVDS per lineam principalem, MLVDS, RSDS, LVPECL
– SSTL 25/18
– HSTL 18
– Ingressus trigger Schmitt, usque ad 0.5 V hysteresis
• Input/Outputs socketing calidum sustinent
• Terminus differentialis in chip
• Modus programmabilis sursum trahendi vel deorsum trahendi
6. Horologium Flexibile in Microprocessore
• Octo horologia primaria
• Usque ad duo horologia marginalia pro interfaciebus I/O celeribus (in summo et imo tantum)
• Usque ad duo PLL analoga per instrumentum cum synthesi frequentiae fractionalis-n
– Lata frequentiae amplitudo ingressus (7 MHz ad 400 MHz)
7. Non volatilis, infinite reconfigurabilis
• Instantanea accensa
– intra microsecunda vim accipit
• Solutio secura, microplagulae singularis
• Programmabile per JTAG, SPI vel I2C
• Programmationem in cursu rerum non volatilium sustinet.
Memoria 8.tessellarum
• Duplex initium facultativum cum memoria SPI externa
9. Reconfiguratio TransFR™
• Renovatio logicae in agro dum systema operatur
10. Auxilium Systematis Auctum
• Functiones in chip firmatae: SPI, I2C, temporator/numerator
• Oscillator in chip cum accuratione 5.5%
• Identificatio vestigii singularis ad systema vestigandum
• Modus Semel Programmatus (OTP)
• Fons potentiae singularis cum ambitu operandi extenso
• Exploratio limitis secundum normam IEEE 1149.1
• Programmatio intra systema cum norma IEEE 1532 congruens
11. Lata Varietas Optionum Sarcinarum
• Optiones fasciculorum TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA, fpBGA, QFN
• Optiones fasciculorum parvi vestigii
– Tam parvum quam 2.5 mm × 2.5 mm
• Migratio densitatis sustinetur
• Involucrum provectum sine halogenis
