LCMXO2-4000HC-4TG144C Series Portarum Programmabiles in Campo 4320 LUTs 115 IO 3.3V 4 Velocitates
♠ Descriptio Producti
| Attributum Producti | Valor Attributi |
| Fabricator: | Clathrus |
| Categoria Producti: | FPGA - Series Portarum Programmabiles in Campo |
| RoHS: | Detalia |
| Series: | LCMXO2 |
| Numerus Elementorum Logicorum: | 4320 LE |
| Numerus I/O: | 114 I/O |
| Tensio Alimentaria - Minimum: | 2.375 V |
| Tensio Alimentaria - Maxima: | 3.6 V |
| Temperatura Operativa Minima: | 0°C |
| Temperatura Maxima Operativa: | +85°C |
| Frequentia Datorum: | - |
| Numerus Transceptorum: | - |
| Modus Montandi: | SMD/SMT |
| Sarcina / Capsa: | TQFP-144 |
| Involucrum: | Ferculum |
| Marca: | Clathrus |
| Memoria RAM distributa: | 34 kbit |
| Memoria RAM Integrata - EBR: | 92 kbit |
| Frequentia Operativa Maxima: | 269 MHz |
| Humoribus Sensibilis: | Ita |
| Numerus Sectorum Ordines Logici - LAB: | 540 LABORATORIUM |
| Cursus Operandi Subministrationis: | 8.45 mA |
| Tensio Alimentationis Operativae: | 2.5 V/3.3 V |
| Typus Producti: | FPGA - Series Portarum Programmabiles in Campo |
| Quantitas Sarcinae Fabricae: | 60 |
| Subcategoria: | Circuiti Integrati Logicae Programmabiles |
| Memoria Totalis: | 222 kbit |
| Nomen Mercatorium: | MachXO2 |
| Pondus Unitarium: | 0.046530 unciae |
1. Architectura Logicae Flexibilis
Sex machinae cum 256 ad 6864 LUT4 et 18 ad 334Introitus/Egressus
2. Instrumenta Potentiae Ultra-Humilis
Processus provectus 65 nm parvae potentiae
Potentia subsidiaria tam humilis quam 22 μW
I/O differentialis oscillationis humilis programmabilis
Modus exspectationis et aliae optiones energiae conservandae
3. Memoria Incorporata et Distributa
Usque ad 240 kbits sysMEM™ memoria RAM inclusa (Embedded Block RAM)
Memoria RAM distributa usque ad 54 kbits
Logica moderationis FIFO dedicata
4. Memoria Flash Usoris In-Chip
Usque ad 256 kbits memoriae flash usoris
100 000 cycli scribendi
Accessibile per WISHBONE, SPI, I2C et JTAGinterfacies
Adhiberi potest ut PROM processoris mollis vel ut Flashmemoria
5. Synchronus Fontis PraefabricatusIntroitus/Egressus
Registra DDR in cellulis I/O
Logica dedicata dentationis
7:1 Gearing pro Display I/O
DDR generica, DDRX2, DDRX4
Memoria dedicata DDR/DDR2/LPDDR cum DQSauxilium
6. Memoria I/O Flexibilis et Altae Efficaciae
Buffer sysI/O™ programmabilis latum spatium sustinetseries interfacierum:
LVCMOS 3.3/2.5/1.8/1.5/1.2
LVTTL
PCI
LVDS, LVDS per lineam principalem, MLVDS, RSDS, LVPECL
SSTL 25/18
HSTL 18
MIPI D-PHY Aemulatus
Ingressus Schmitt, usque ad hysteresin 0.5 V
I/O sockets calidos sustinet
Terminus differentialis in chip
Modus programmabilis sursum trahendi vel deorsum trahendi
7. Horologium Flexibile in Microprocessore
Octo horologia primaria
Usque ad duo horologia marginalia pro ingressu/exitu celerrimointerfacies (latera superiora et inferiora tantum)
Usque ad duo PLL analoga per instrumentum cum fractional-nsynthesis frequentiae
Lata frequentiae ingressum (7 MHz ad 400)MHz)
8. Non volatilis, infinite reconfigurabilis
Instantanea accendenda – intra microsecunda accenditur
Solutio secura, microplagulata
Programmabile per JTAG, SPI vel I2C
Programmationem in cursu rerum non volatilium sustinet.memoria
Duplex initium facultativum cum memoria SPI externa
9. Reconfiguratio TransFR™
Renovatio logicae in agro dum systema operatur
10. Auxilium Systematis Auctum
Functiones in chip firmatae: SPI, I2C,horologium/numerator
Oscillator in chip cum accuratione 5.5%
Identificatio vestigii singularis ad systema vestigandum
Modus Semel Programmatus (OTP)
Fons potentiae singularis cum operatione extensaspatium
Exploratio limitis secundum normam IEEE 1149.1
Programmatio intra systema secundum IEEE 1532
11. Lata Varietas Optionum Sarcinarum
TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA,Optiones fasciculi fpBGA, QFN
Optiones sarcinarum parvi vestigii
Tam parvum quam 2.5 mm × 2.5 mm
Migratio densitatis sustinetur
Involucrum provectum sine halogenis
