LPC2468FBD208 Microcontroladores ARM – MCU Single chip 16-bit/32-bit micro;
Product Description
| Atributo del producto | Valor de atributo |
| Fabricante: | NXP |
| Categoria de producto: | Microcontroladores ARM - MCU |
| RoHS: | Detalles |
| Estilo de montaje: | SMD/SMT |
| Núcleo: | ARM7TDMI-S |
| Tamaño de memoria del programa: | 512 kB |
| Ancho de bus de datos; | 32 bit/16 bit |
| Resolución del conversor de señal analógica a digitale (ADC); | 10 bit |
| Frecuencia de reloj máxima: | 72 MHz |
| Número de entradas / salidas: | 160 I/O |
| Tamaño de Ram de datos: | 98 kB |
| Voltaje de alimentación - Mín.: | 3.3 V |
| Voltaje de alimentación - Máx.: | 3.3 V |
| Temperatura de trabajo mínima: | - 40 C |
| Temperatura de trabajo máxima: | + 85 C |
| Empaquetado: | Tray |
| Marca: | NXP Semiconductors |
| Res sensibiles a la humedad: | Ita |
| Tipo de producto: | ARM Microcontrollers - MCU |
| Cantidad de empaque de fabrica: | 180 |
| Subcategoría: | Microcontrollers - MCU |
| Alias de las piezas n.º: | 935282457557 |
♠LPC2468 Single-chip 16-bit/32-bit micro;512 kB mico, Aer, CAN, ISP/IAP, USB 2.0 fabrica/host/OTG, memoria externa interface
NXP Semiconductores constituebant microcontroller LPC2468 circa 16-bit/32 frenum ARM7TDMI-S CPU nucleum cum interfaces debug reali tempore, quae utrumque JTAG includunt et vestigium includunt.The LPC2468 has 512 kB of on-chip high-speed flashmemoriam.
Haec mico memoria includit specialem interfaciem memoriam 128-bitram amplam et architecturae acceleratoris, quae dat CPU instructiones sequentes ex ictu memoriae ad maximum 72 MHz systematis horologii exsequi.Hoc pluma estpraesto tantum in LPC2000 ARM microcontroller familia productorum.
LPC2468 utrumque 32-bit ARM et 16 frenum Pollice mandata exequi potest.Sustinere duas institutiones instructionis media fabrum eligere potest applicationem ad optimize eorumaut perficiendi aut codicem magnitudinis in sub-verto gradu.Cum nucleus instructiones in statu Pollice exsequitur, codicem magnitudine plusquam 30% minuere potest cum parva tantum iactura in effectu dum instructiones in ARM statu maximiza core exequensperficiendi.
LPC2468 microcontroller est specimen pro multi- proposito applicationum communicationis.Incorporat 10/100 Ethernet Media Access Controller (MAC), USB plena celeritate Fabrica/Host/OTG Controller cum 4 kb endpoint RAM quattuorUARTs, duo moderatoris Area Reticuli (CAN) canales, SPI interfacies, duo Portus Serial Synchroni (SSP), tres interfaces I2C et interfacies I2S.Supportantes hanc collectionem instrumentorum communicationum serialium sequentium notarum sunttium;in- chip 4 MHz praecisio interna oscillatoris, 98 kB totalis RAM constans 64 kB localium SRAM, 16 kB SRAM pro Ethernet, 16 kB SRAM ad propositum generale DMA, 2 kB pugnae powered SRAM et Memoriae externae.Controller (EMC).
Hae notae fabricam hanc fabricam optime aptam faciunt ad portas communicationis et protocollum convertentium.Plures moderatores communicationis seriales complentes, facultates clocking versatiles, et lineamenta scientifica varia sunt32-bit timers, emendato 10-bit ADC, 10-bit DAC, duo PWM unitates, quatuor fibulas externas interrumpunt, et usque ad 160 lineas tenent GPIO.
LPC2468 64 de GPIO paxillos cum ferramentis coniungit cum Vector Interrupt Controller (VIC) quod haec significatexterna inputs generare potest ore-urguendo interruptum.Quae omnia efficiunt LPC2468 maxime idoneam ad regimen industriae et medicinae systemata.
ARM7TDMI-S processus, accurrens usque ad 72 MHz.
512 kB in mico programmatis memoria cum In-System Programming (ISP) et In-Applicationem programmandi (IAP) facultatem.Mico programma memoria est in bus localibus ARM ad accessum excelsum perficiendi CPU.
98 kB in-chip SRAM includit:
64 kB of SRAM in ARM bus localibus ad CPU accessum excelsum perficiendum.
16 kB SRAM pro Aer interface.Potest etiam adhiberi ut generalis propositi SRAM.
16 kB SRAM ad usum generalem DMA pervium etiam in USB.
2 kB SRAM data reposita potestate reali-Time Clock (RTC) potestate fundi.
Dual Provectus High-perficiendi Bus (AHB) systema simultaneum Aer DMA, USB DMA concedit, et propositum executionis ab in- chip mico sine contentione.
EMC subsidium praebet asynchronis statice memoriae machinis ut RAM, ROM ac mico, ac memorias dynamicas ut singulae notitiae SDRAM.
Provectus Vectored Interrumpo Controller (VIC), sustinens ad 32 vectored interpellat.
Propositum generale DMA moderatoris (GPDMA) super AHB qui adhiberi possunt cum SSP, I 2S-bus, et SD/MMC interface quam pro memoria translationum.
Vide interfaces:
Ethernet MAC cum interface MII/RMII et DMA moderatoris associatur.Haec munera in AHB independens resident.
USB 2.0 plenus-celeritate duplicem portum fabrica/hospes/OTG moderatoris cum on-chip PHY et DMA moderatoris associatur.
Quatuor UARTs cum fractis baud rate generationibus, unum cum modem potestate I/O, unum cum auxilio IrDA, omnes cum FIFO.
Potest moderatoris cum duobus canalibus.
SPI moderatoris.
Duae SSP moderatores cum FIFO et multi-protocollo facultates habent.Alter alterna pro SPI portu communicantes interrumpunt.SSPs adhiberi potest cum moderatore GPDMA.
tribus I2C-bus interfacientibus (unum cum patefacto et duobus cum paxillos vexillo).
I 2S (Inter-IC Sound) interface pro digital audio input vel output.Adhiberi potest cum GPDMA.
Alii peripherales:
SD/MMC memoria card interface.
160 Propositum Generale I/O paxillos configurabili viverra sursum/down resistentibus.
10-bit ADC cum initus multiplicatione in 8 fibulae.
10 frenum DAC.
Quattuor communia consilia timers/calculis cum 8 captis initibus et 10 compara outputs.Quisque timor scandalum externum comitem input habet.
Duo PWM/timer caudices cum auxilio ad tres phases motricium pertinent.Quisque PWM externum comitem inputs habet.
RTC with separate power domain.Fons horologii potest esse RTC oscillator seu horologium APB.
2 kB SRAM potestas e RTC clavo posita est, notitias reponendas permittens, cum reliquum chirographum ablatum est.
WatchDog Timer (WDT).Ab interno RC oscillatore, RTC oscillatore, seu APB horologio WDT clocked.
Standard ARM test/debug interface pro compatibility cum instrumentis existentibus.
Emulation vestigium moduli adminicula ad verum tempus vestigium.
Single 3.3 V potentia copia (3.0 V ad 3.6 V).
Quatuor modi potentiae imminutae: otiosus, somnus, potentia, et vis alta deorsum.
Quattuor externae inputationes configurabiles interrumpunt sicut ora sensitiva.Omnes fibulae in portu 0 et 2 portum adhiberi possunt, ut ora sensitiva fontes interrumpant.
Processus excitus a potestate-down modus per quemlibet interrumpendum agere potest in modo Power-down (includit externa interpellatio, RTC interrup, USB actio, Aer expergefactus interrumpere, actio-nis, port 0/2 clavum interpellare).Duae ditiones potestates independentes concedunt consummationem optimae potentiae ex notis necessariis.
Quisque periphericum horologium suum divisorem habet ad ulteriorem vim salvificam.Divisores hi adiuvant potentiam activam reducere a 20% ad 30%.
Brownout deprehendere cum liminibus separatis pro interrumpere et coegit reset.
De chip potentia in reset. cristallum oscillatorium cum teli operante 1 MHz ad 25 MHz.
4 MHz oscillator internus RC incisus ad 1 % accurate qui optionally horologii systematis adhiberi potest.Cum horologium CPU adhibitum est, non potest et USB currere.
De-chip PLL permittit operationem CPU usque ad maximum CPU rate sine necessitate magnae frequentiae crystalli.Ab oscillatore principali, RC oscillator internus, seu RTC oscillator.
Scan limite pro simpliciorum tabularum probatione.
Acus versatilis functionum lectionum plura facultates patitur ad functiones peripherales utendi.
Industrial imperium
Medicinae
Protocollum converter
Communications
