LPC2468FBD208 Microcontrollatores ARM – MCU Microprocessores unius fragmenti 16-bit/32-bit;
♠ Descriptio Producti
| Attributum producti | Valor attributionis |
| Fabricator: | NXP |
| Categoria producti: | Microcontrolatores ARM - MCU |
| RoHS: | Detalibus |
| Modus montandi: | SMD/SMT |
| Nucleus: | ARM7TDMI-S |
| Tamaño de memoria del programa: | 512 kB |
| Pars curriculi datorum: | 32 bit/16 bit |
| Resolución del conversor de señal analógica a digitale (ADC); | Decem bit |
| Frequentia maxima horologii: | 72 MHz |
| Número de entradas / salidas: | 160 I/O |
| Magnitudo memoriae RAM datorum: | 98 kB |
| Voltaje de alimentación - Mín.: | 3.3 V |
| Voltaje de alimentación - Máx.: | 3.3 V |
| Temperatura de trabajo mínima: | - 40°C |
| Temperatura de trabajo máxima: | +85°C |
| Impactatum: | Ferculum |
| Nota: | NXP Semiconductors |
| Sensibilia ad humiditatem: | Ita |
| Genus producti: | Microcontrollores ARM - MCU |
| Cantidad de empaque de fabrica: | CLXXX |
| Subcategoria: | Microcontrollores - MCU |
| Aliae partium numerorum: | 935282457557 |
♠LPC2468 Microprocessus singularis 16-bit/32-bit; memoria fulgur 512 kB, Ethernet, CAN, ISP/IAP, instrumentum/hospes/OTG USB 2.0, interfacies memoriae externae
NXP Semiconductors microcontrollatorem LPC2468 circa nucleum CPU ARM7TDMI-S 16-bit/32-bit cum interfaciebus debug in tempore reali quae et JTAG et vestigationem inclusam includunt designavit. LPC2468 512 kB memoriae celeris in chip habet.memoria.
Haec memoria fulgurans interfaciem memoriae specialem 128-bit latitudinis et architecturam acceleratoris includit, quae CPU sinit instructiones sequentiales ex memoria fulguranti ad maximam frequentiam horologii systematis 72 MHz exsequi. Haec proprietas est...Solum in familia productorum microcontrollorum ARM LPC2000 praesto.
LPC2468 instructiones et ARM 32-bit et Thumb 16-bit exsequi potest. Duabus instructionibus sustentatis, ingeniariis licet applicationem suam optimizare ad...sive efficacia sive magnitudo codicis in gradu sub-rutinae. Cum nucleus instructiones in statu Thumb exsequitur, magnitudinem codicis plus quam 30% reducere potest cum parva tantum iactura efficaciae, dum instructiones in statu ARM exsequitur nucleum maximizat.effectus
Microcontroller LPC2468 aptissimus est ad applicationes communicationis multipropositas. Continet Moderatorem Accessus Mediorum Ethernet 10/100 (MAC), Moderatorem USB Device/Host/OTG plenae celeritatis cum 4 kB memoriae terminalis RAM, quattuor...UART, duo canales Retis Areae Moderatoris (CAN), interfacies SPI, duae Portae Seriales Synchronae (SSP), tres interfacies I2C, et interfacies I2S. Hanc collectionem interfacierum communicationis serialis sustinentium sunt hae proprietates.componentes; oscillator internus precisionis 4 MHz in chip, 98 kB memoriae RAM totalis constans ex 64 kB SRAM locali, 16 kB SRAM pro Ethernet, 16 kB SRAM pro DMA generali, 2 kB SRAM a batteria impulsa, et memoria externa.Moderator (EMC).
Hae proprietates hoc instrumentum aptissimum reddunt ad portas communicationis et convertores protocolorum. Ad complures moderatores communicationis serialis, facultates horologii versatiles et proprietates memoriae variae sunt.Tempora 32-bit, ADC 10-bit emendatus, DAC 10-bit, duae unitates PWM, quattuor paxi interruptionis externi, et usque ad 160 lineae GPIO celeres.
LPC2468 64 ex clavibus GPIO cum Moderatore Interruptionis Vectoriali (VIC) in apparatu coniungit, quod significat hos...Ingressus externi interruptiones a margine excitatas generare possunt. Hae omnes proprietates LPC2468 aptissimum reddunt systematibus industrialibus et medicis.
Processor ARM7TDMI-S, usque ad 72 MHz operans.
Memoria programmatum fulgurans (flash) 512 kB in chip cum facultatibus programmandi intra systema (ISP) et programmandi intra applicationem (IAP). Memoria programmatum fulgurans in bus locali ARM sita est ad accessum CPU summae efficaciae.
Memoria SRAM 98 kB in chip inclusa haec continet:
64 kB memoriae SRAM in bus locali ARM ad accessum CPU magnae efficacitatis.
Memoria SRAM 16 kB pro interfacie Ethernet. Etiam ut memoria SRAM usus generalis adhiberi potest.
Memoria SRAM 16 kB ad usum DMA generalem, etiam per USB accessibilis.
Memoria datorum SRAM 2 kB, a dominio potentiae Horologii Temporis Realis (RTC) impulsa.
Systema Duplex Bus Altae Perfunctionis Provectum (AHB) simul Ethernet DMA, USB DMA, et exsecutionem programmatum ex memoria flash in chip sine contentione permittit.
EMC auxilium praebet pro memoria statica asynchrona, ut RAM, ROM et flash, necnon memoriis dynamicis, ut SDRAM singularis celeritatis datorum.
Moderator Interruptionum Vectorialibus Provectus (VIC), usque ad 32 interruptiones vectorales sustinens.
Moderator DMA Usus Generalis (GPDMA) in AHB qui cum SSP, bus I2S, et interfacie SD/MMC necnon ad translationes inter memorias adhiberi potest.
Interfacies Seriales:
MAC Ethernet cum interfacie MII/RMII et moderatore DMA associato. Hae functiones in AHB independente resident.
Moderator instrumenti/hospes/OTG dualis portus USB 2.0 plenae celeritatis cum PHY in chip et moderatore DMA associato.
Quattuor UART cum generatione fractionalis celeritatis baud, unum cum I/O moderationis modem, unum cum auxilio IrDA, omnia cum FIFO.
Regulator CAN cum duobus canalibus.
Moderator SPI.
Duo moderatores SSP, cum facultatibus FIFO et multi-protocollorum. Alter est alter pro portu SPI, interruptionem suam communicans. SSP cum moderatore GPDMA adhiberi possunt.
Tres interfacies I2C-bus (una cum dreno aperto et duae cum aciculis portuum normalibus).
Interfacies I2S (Inter-IC Sound) ad sonum digitale inputum vel outputum. Cum GPDMA adhiberi potest.
Alia peripherica:
Interfacies chartae memoriae SD/MMC.
160 aciculi I/O ad usum generalem cum resistoribus sursum/deorsum configurabilibus.
ADC decem-bit cum multiplexatione ingressus inter octo palos.
DAC decem-bitorum.
Quattuor temporaria/numeratoria usus generalis cum octo introitibus capturae et decem exitibus comparationis. Quaeque pars temporaria introitum numerationis externum habet.
Duo moduli PWM/temporatores cum auxilio moderationis motoris triphasici. Quisque PWM ingressus numerationis externi habet.
RTC cum dominio potentiae separato. Fons horologii potest esse oscillator RTC vel horologium APB.
Memoria SRAM 2 kB ex aciculo potentiae RTC potentiata, quae permittit notitias conservari cum reliqua pars microcircuiti extincta est.
Horologium Custodis (WDT). WDT ex oscillatore RC interno, oscillatore RTC, vel horologio APB horologii moderari potest.
Interfacies probationis/debug ARM ordinaria ad compatibilitatem cum instrumentis exstantibus.
Modulus aemulationis vestigationis vestigationem in tempore reali sustinet.
Fons potentiae singularis 3.3 V (3.0 V ad 3.6 V).
Quattuor modi potentiae reductae: otiosus, somnus, extinctio, et extinctio profunda.
Quattuor ingressus interruptionum externi configurabiles ut sensibiles margini/gradui. Omnes aci in portu 0 et portu 2 ut fontes interruptionum sensibiles margini adhiberi possunt.
Excitatio processoris e modo "Power-down" per quamlibet interruptionem quae in modo "Power-down" operari potest (interruptiones externas, interruptionem RTC, actionem USB, interruptionem expergiscendi Ethernet, actionem bus CAN, interruptionem portus 0/2 pin includit). Duae regiones potentiae independentes permittunt accuratam adaptationem consumptionis potentiae secundum functiones necessarias.
Quaeque peripherica suum divisorem horologii habet ad ulteriorem energiae conservationem. Hi divisores adiuvant ad potentiam activam 20% ad 30% reducendam.
Detectio brownout cum liminibus separatis pro interruptione et reinitializatione coacta.
Reinitializatio potentiae in chip. Oscillator crystallinus in chip cum ambitu operandi ab 1 MHz ad 25 MHz.
Oscillator RC internus 4 MHz ad 1% accuratam conformatus, qui ad libitum ut horologium systematis adhiberi potest. Cum ut horologium CPU adhibetur, CAN et USB currere non permittit.
PLL in chip operationem CPU usque ad maximam CPU ratem sine necessitate crystalli altae frequentiae permittit. Ex oscillatore principali, oscillatore RC interno, vel oscillatore RTC curri potest.
Inspectio limitis ad tabulam simpliciorem probationem.
Variae selectiones functionum clavorum plures possibilitates adhibendi functiones periphericas in chip praebent.
Imperium industriale
Systemata medica
Conversor protocollorum
Communicationes
