STM32F205RET6TR Microcontrollores ARM – MCU Altae Perfunctionis ARM Cortex M3 MCU 512Kb
♠ Descriptio Producti
| Attributum Producti | Valor Attributi |
| Fabricator: | STMicroelectronics |
| Categoria Producti: | Microcontrollores ARM - MCU |
| RoHS: | Detalia |
| Series: | STM32F205RE |
| Modus Montandi: | SMD/SMT |
| Sarcina / Capsa: | LQFP-64 |
| Nucleus: | ARM Cortex M3 |
| Magnitudo Memoriae Programmatis: | 512 kB |
| Latitudo Bus Datorum: | Triginta duo bit |
| Resolutio ADC: | Duodecim bit |
| Frequentia Horologii Maxima: | 120 MHz |
| Numerus I/O: | 51 I/O |
| Magnitudo Memoriae Memoriae Datorum: | 128 kB |
| Tensio Alimentaria - Minimum: | 1.8 V |
| Tensio Alimentaria - Maxima: | 3.6 V |
| Temperatura Operativa Minima: | - 40°C |
| Temperatura Maxima Operativa: | +85°C |
| Involucrum: | Rotula |
| Involucrum: | Taenia Seca |
| Involucrum: | MouseReel |
| Marca: | STMicroelectronics |
| Typus RAM datorum: | SRAM |
| Magnitudo ROM datorum: | 512 B |
| Humoribus Sensibilis: | Ita |
| Series Processoris: | ARM Cortex M |
| Typus Producti: | Microcontrollores ARM - MCU |
| Genus Memoriae Programmatis: | Fulgur |
| Quantitas Sarcinae Fabricae: | mille |
| Subcategoria: | Microcontrollores - MCU |
| Nomen Mercatorium: | STM32 |
| Pondus Unitarium: | 0.012088 unciae |
♠ Microcontrollorum 32-bit Arm® fundatum, 150 DMIP, usque ad 1 MB Flash/128+4KB RAM, USB OTG HS/FS, Ethernet, 17 TIM, 3 ADC, 15 interfacies communicationis et camera.
Familia STM32F20x in nucleo RISC Arm® Cortex®-M3 32-bit summae efficacitatis fundatur, frequentia usque ad 120 MHz operante. Familia memorias celerrimas inclusas (memoriam Flash usque ad 1 Mbyte, usque ad 128 Kbytes SRAM systematis), usque ad 4 Kbytes SRAM subsidiariam, et amplam seriem input/output amplificatarum et periphericarum duobus busibus APB, tribus busibus AHB, et matrice busibus multi-AHB 32-bit connexarum continet.
Instrumenta etiam acceleratore memoriae adaptivo in tempore reali (ART Accelerator™) instructa sunt, qui permittit ut effectus aequivalentes executioni programmatis status "0 wait" ex memoria Flash ad frequentiam CPU usque ad 120 MHz consequantur. Hic effectus probatus est utens probatione CoreMark®.
■ Nucleus: CPU Arm® Cortex®-M3 32-bit (maxime 120 MHz) cum acceleratore Adaptivo temporis realis (ART Accelerator™) qui executionem status 0-wait ex memoria Flash, MPU, 150 DMIPS/1.25 DMIPS/MHz (Dhrystone 2.1) permittit.
■ Memoriae
– Usque ad 1 Mbyte memoriae Flash
– 512 octeti memoriae OTP
– Usque ad 128 + 4 Kbytes SRAM
– Moderator memoriae staticus flexibilis qui memorias Compact Flash, SRAM, PSRAM, NOR et NAND sustinet
– Interfacies parallela LCD, modi 8080/6800
■ Horologium, reinitializatio et administratio copiarum
– Ab 1.8 ad 3.6 V alimentationis applicationis + I/Os
– POR, PDR, PVD et BOR
– Oscillator crystallinus 4 ad 26 MHz
– RC interna 16 MHz ex officina praeparata
– Oscillator 32 kHz pro RTC cum calibratione
– RC interna 32 kHz cum calibratione
■ Modi parvae potentiae
– Modi Somni, Sistendi et Exspectandi
– Copia VBAT pro RTC, registris subsidiariis 20 × 32 bit, et SRAM subsidiaria 4 Kbytorum (optional)
■ ADC 3 × 12-bit, 0.5 µs cum usque ad 24 canalibus et usque ad 6 MSPS in modo tripliciter interfoliato
■ Duo convertores D/A duodecim bit
■ DMA usus generalis: moderator sedecim fluminum cum FIFO centralizatis et auxilio explosionum
■ Usque ad XVII tempora
– Usque ad duodecim temporaria 16-bit et duo 32-bit, usque ad 120 MHz, singula cum usque ad quattuor inputibus IC/OC/PWM vel numeratoris impulsuum et encoderis quadraturae (incrementalis)
■ Modus debug: Debug filorum serialium (SWD), JTAG, et Cortex®-M3 Embedded Trace Macrocell™
■ Usque ad 140 portus I/O cum facultate interruptionis:
– Usque ad 136 inscriptiones/exceptiones celeres usque ad 60 MHz
– Usque ad 138 input/output tolerantes 5 V
■ Usque ad quindecim interfacies communicationis
– Usque ad tres interfacies I2C (SMBus/PMBus)
– Usque ad quattuor USART et duo UART (7.5 Mbit/s, interfacies ISO 7816, LIN, IrDA, moderatio modemi)
– Usque ad tria SPI (30 Mbit/s), duo cum I2S multiplexata ad accuratam classis audio per PLL audio vel PLL externum consequendam.
– 2 × interfacies CAN (2.0B Activa)
– Interfacies SDIO
■ Conexio provectior
– USB 2.0 instrumentum/hospes/moderator OTG plenae celeritatis cum PHY in chip
– Moderator USB 2.0 celeritatis altae/plenae celeritatis instrumenti/hospitis/OTG cum DMA dedicato, PHY celeritatis plenae in chip et ULPI
– MAC Ethernet 10/100 cum DMA dedicato: apparatum IEEE 1588v2, MII/RMII sustinet.
■ Interfacies camerae parallelae 8- ad 14-bit (max. 48 Mbyte/s)
■ Unitas calculi CRC
■ Identificatio singularis 96-bit
