TMS320VC5509AZAY Processores et Moderatores Signorum Digitalium – DSP, DSC Processor Signorum Digitalium Puncti Fixi 179-NFBGA -40 ad 85
♠ Descriptio Producti
| Attributum Producti | Valor Attributi |
| Fabricator: | Instrumenta Texana |
| Categoria Producti: | Processores et Moderatores Signorum Digitalium - DSP, DSC |
| RoHS: | Detalia |
| Productum: | DSPs |
| Series: | TMS320VC5509A |
| Modus Montandi: | SMD/SMT |
| Sarcina/Capsa: | NFBGA-179 |
| Nucleus: | C55x |
| Numerus Nucleorum: | 1 Nucleus |
| Frequentia Horologii Maxima: | 200 MHz |
| Memoria Instructionum Cache L1: | - |
| Memoria Datorum Cessandi L1: | - |
| Magnitudo Memoriae Programmatis: | 64 kB |
| Magnitudo Memoriae Memoriae Datorum: | 256 kB |
| Tensio Alimentationis Operativae: | 1.6 V |
| Temperatura Operativa Minima: | - 40°C |
| Temperatura Maxima Operativa: | +85°C |
| Involucrum: | Ferculum |
| Marca: | Instrumenta Texana |
| Typus Instructionis: | Punctum Fixum |
| Typus Interfaciei: | I2C |
| Humoribus Sensibilis: | Ita |
| Typus Producti: | DSP - Processores et Moderatores Signorum Digitalium |
| Quantitas Sarcinae Fabricae: | CLX |
| Subcategoria: | Processores et Moderatores Incorporati |
| Tensio Alimentaria - Maxima: | 1.65 V |
| Tensio Alimentaria - Minimum: | 1.55 V |
| Tempora Custodiae: | Custodis Temporis |
♠ TMS320VC5509A Processor Signorum Digitalium Puncti Fixi
Processorius signalium digitalium (DSP) puncti fixi TMS320VC5509A in nucleo processoris CPU generationis DSP TMS320C55x fundatur. Architectura DSP C55x™ per parallelismum auctum et attentionem totalem ad reductionem dissipationis potentiae efficit, magnam efficaciam et parvam potentiam. CPU structuram internam bus sustentat, quae constat ex uno bus programmatis, tribus busibus lectionis datorum, duobus busibus scripturae datorum, et busibus additis ad actionem periphericam et DMA dedicatis. Hi bus facultatem praebent usque ad tres lectiones datorum et duas scripturas datorum in uno cyclo perficiendi. Simul, moderator DMA usque ad duas translationes datorum per cyclum perficere potest, independenter ab actione CPU.
CPU C55x duas unitates multiplicationis-accumulationis (MAC) praebet, quarum utraque multiplicationem 17-bit × 17-bit in uno cyclo facere potest. Unitas arithmetica/logica (ALU) centralis 40-bit ab ALU additionali 16-bit sustinetur. Usus ALU sub imperio instructionum fit, quod facultatem praebet ad activitatem parallelam et consumptionem energiae optimizandam. Hae opes in Unitate Addressus (AU) et Unitate Datorum (DU) CPU C55x administrantur.
Generatio DSP C55x seriem instructionum latitudinis variabilis byte sustinet ad densitatem codicis augendam. Unitas Instructionum (IU) programmata 32-bit ex memoria interna vel externa petit et instructiones pro Unitate Programmatis (PU) in ordinem ponit. Unitas Programmatis instructiones decodificat, officia ad opes AU et DU dirigit, et canalem plene protectum administrat. Facultas ramificationis praedictivae exhauritiones canalis in executione instructionum conditionalium vitat.
Functiones generales input et output et A/D decem-bit satis amplos aciculos praebent pro statu, interruptionibus, et input/output bit pro LCD, claviaturis, et interfaciebus mediorum. Interfacies parallela duobus modis operatur, vel ut servus microcontrollori utens portu HPI vel ut interfacies mediorum parallela utens EMIF asynchrono. Media serialia sustentantur per duo peripherica MultiMedia Card/Secure Digital (MMC/SD) et tria McBSP.
Peripherica 5509A interfaciem memoriae externae (EMIF) includit quae accessum sine glutino ad memorias asynchronas sicut EPROM et SRAM, necnon ad memorias celeres et densitatis altae sicut DRAM synchrona, praebet. Peripherica addita includunt Universal Serial Bus (USB), horologium temporis realis, temporarium watchdog, interfaciem multi-domini et servi I2C. Tres portus seriales multicanales buffered full-duplex (McBSPs) interfaciem sine glutino ad varietatem machinarum serialium secundum normas industriales, et communicationem multicanalem cum usque ad 128 canalibus separatim activatis praebent. Interfacies portus host-enhanced (HPI) est interfacies parallela 16-bit adhibita ad processorem host accessum ad 32K octetos memoriae internae in 5509A praebendum. HPI configurari potest vel in modo multiplexato vel non-multiplexato ad interfaciem sine glutino ad amplam varietatem processorum host praebendam. Moderator DMA motum datorum pro sex contextibus canalum independentibus sine interventione CPU praebet, DMA transmissionem usque ad duo verba 16-bit per cyclum praebens. Duo temporaria generalis usus, usque ad octo clavi dedicati I/O generali usu (GPIO), et generatio horologii digitalis phase-locked loop (DPLL) etiam includuntur.
5509A sustentatur ab eXpressDSP™ praemiis ornatis, Code Composer Studio™ Integrated Development Environment (IDE), DSP/BIOS™, norma algorithmorum Texas Instruments, et maxima reti tertiae partis industriae. IDE Code Composer Studio instrumenta generationis codicis praebet, inter quae Compilator C et Nexus Visualis, simulator, RTDX™, rectores aemulationis XDS510™, et moduli aestimationis. 5509A etiam sustentatur a Bibliotheca DSP C55x, quae plus quam 50 nucleos programmatum fundamentales (filtra FIR, filtra IIR, FFT, et varias functiones mathematicas) necnon bibliothecas subsidii microcircuituum et tabularum continet.
Nucleus DSP TMS320C55x cum architectura aperta creatus est quae additionem apparati applicationi propriae permittit ad augendam efficaciam in algorithmis specificis. Extensiones apparati in 5509A aequilibrium perfectum inter efficaciam functionum fixarum et flexibilitatem programmabilem assequuntur, dum consumptionem energiae humilem et sumptum, qui olim in foro processorum video difficilis erat invenire, efficiunt. Extensiones permittunt 5509A praebere efficaciam codec video exceptionalem cum plus quam dimidia parte latitudinis suae praesto ad functiones additionales exsequendas, ut conversionem spatii coloris, operationes interfaciei usoris, securitatem, TCP/IP, recognitionem vocis, et conversionem textus in vocem. Proinde, unicus DSP 5509A plerasque applicationes video digitales portatiles cum spatio processus abundante potentia praebere potest. Pro pluribus informationibus, vide TMS320C55x Hardware Extensions for Image/Video Applications Programmer's Reference (numerus litterarum SPRU098). Plura de usu Bibliothecae Processus Imaginum DSP, vide Indicem Programmatoris Bibliothecae Processus Imaginum/Videorum TMS320C55x (numerus litterarum SPRU037).
• Processor Signorum Digitalium TMS320C55x™ Altae Perfunctionis, Parvae Potentiae, Puncti Fixi
− Tempus Cycli Instructionis 9.26-, 6.95-, 5-ns
− Frequentia Horologii 108, 144, 200 MHz
− Una/Duae Instructiones per Cyclum Exsecutae
− Multiplicatores Duales [Usque ad 400 Milliones Multiplicationum-Accumulationum per Secundum (MMACS)]
− Duae Unitates Arithmeticae/Logicae (ALU)
− Tres Buses Interni Lectionis Datorum/Operandorum et Duo Buses Interni Scribendi Datorum/Operandorum
• 128K x 16-Bit RAM in chip, composita ex:
− 64K octeti memoriae duplicis accessus (DARAM) 8 partes 4K × 16-bit
− 192K octeti memoriae RAM singularis accessus (SARAM) 24 partes 4K × 16-bit
• 64K octeti memoriae ROM in chip unius status exspectationis (32K × 16-bit)
• Spatium Memoriae Externae Maximum 8M × 16-Bit (DRAM Synchrona)
• Memoria Externa 16-Bit per Bus Parallelum, quae utrumque sustinet:
− Interfacies Memoriae Externae (EMIF) cum Facultatibus GPIO et Interfacie Sine Glutine ad:
− Memoria RAM Statica Asynchrona (SRAM)
− EPROM asynchrona
− DRAM synchrona (SDRAM)
− Interfacies Portus Hospitis Augmentata Parallela 16-Bit (EHPI) cum Facultatibus GPIO
• Imperium Programmabile Parvae Potentiae Sex Regionum Functionalium Instrumentorum
• Logica Aemulationis Fundata in Scansione In-Chip
• Peripherica in Microprocessore
− Duo Temporatores 20-Bit
− Temporarium Custodis
− Moderator Accessus Memoriae Directi (DMA) Sex Canalium
− Tres Portus Seriales Combinationem Sustinentes:
− Usque ad tres portas seriales multicanales cum memoria tamponata (McBSP)
− Usque ad 2 Interfacies Chartae MultiMedia/Digitalis Securae
− Generator Horologii Circuitus Phase-Claustrati Programmatus
− Septem (LQFP) vel Octo (BGA) Clavi I/O Usus Generalis (GPIO) et Clavus Egressus Usus Generalis (XF)
− Portus Servilis USB Plenae Celeritatis (12 Mbps) Sustinens Translationes Magnas, Interruptas et Isochronas
− Interfacies Multi-Domini et Servi Circuitus Inter-Integrati (I2C)
−Horologium Temporis Realis (RTC) cum Ingressu Crystallino, Dominio Horologii Separato, Fonte Potentiae Separato
− Approximatio A/D successiva decem bitorum quadricanalis (BGA) vel bicanalis (LQFP)
• Logica Explorationis Limitum secundum IEEE Normam 1149.1† (JTAG)
• Sarcinae:
− Quadrupla Plana 144-Terminalium Profili Humilis (LQFP) (Suffixum PGE)
− MicroStar BGA™ 179-Terminalis (Ordo Reticuli Globulorum) (Suffixum GHH)
− MicroStar BGA™ (Ordo Globorum) sine Plumbo, 179 Terminalibus (Suffixum ZHH)
• 1.2-V Core (108 MHz), 2.7-V - 3.6-VI/Os
• 1.35-V Core (144 MHz), 2.7-V - 3.6-VI/Os
• 1.6-V Core (200 MHz), 2.7-V - 3.6-VI/Os
• Systema hybridum, electricum et traminis potentiae (EV/HEV)
– Systema administrationis accumulatoris (BMS)
– Caricator in vehiculo
– Inversor tractionis
– Conversor DC/DC
– Initiator/generator
