XC6SLX25-2FTG256C FPGA - Porta Programmabilis Field Forum Fabrica est currently ordines huius operis non accipientes.
Product Description
| Productum attributum | Precium attributum |
| Fabrica: | Xilinx |
| Product Category: | FPGA - Field Programmabiles portae Array |
| RoHS: | Singula |
| Series: | XC6SLX25 |
| Numerus Elementorum Logicae: | 24051 LE |
| Numerus I / Os: | 186 I/O |
| Supple intentione - Min: | 1.14 V |
| Supple intentione - Max: | 1.26 V |
| Minimum Operating Temperature: | 0 C |
| Maximum Operating Temperature: | + 85 C |
| Data Rate: | - |
| Numerus Transceivers: | - |
| Adscendens Style: | SMD/SMT |
| Sarcina / Causa: | FBGA-256 |
| Notam: | Xilinx |
| RAM distribuit: | 229 kbit |
| Embedded Clausus RAM - EBR: | 936 kbit |
| Maximum Operating Frequency: | 1080 MHz |
| Humor Sensitivus: | Ita |
| Numerus Logicae Forum obstruit - LABs: | 1879 LAB |
| Supple intentione operating: | 1.2 V |
| Product Type: | FPGA - Field Programmabiles portae Array |
| Factory Pack Quantity: | 1 |
| Subcategoria: | Programmabilis Logica ICs |
| Nomen: | Lacedaemoniorum |
| Unitas pondus: | 21.576 g |
Lacedaemoniorum 6 Family Overview
Familia Spartan®-6 primas praebet facultates integrationis systematis cum infimis totali impensa pro applicationibus magni voluminis.Tredecim-membrum familiae densitates disgregatas ab 3,840 ad 147,443 cellulas logicas dilatatas tradit, cum dimidia potentia consumptio familiae familiae Spartanae superioris, et connectivity citius, plus comprehensiva.Aedificavit technologiam vim maturam 45 um rerum aenearum quae optimae staterae gratuiti, potentiae et effectus liberat, familia Lacedaemoniorum 6 novam, efficaciorem, duplicem tabulam 6-input aspectum tabulam (LUT) praebet. logica et copiosa selectio constructa in caudices systematis campi.Haec includit 18 Kb (2 x 9 Kb) scandalum RAMS, generationis DSP48A1 segmenta secunda, SDRAM memoriae moderatoris, horologii administrationis mixti-modus caudices auctae, technologiae selectIO™ technologiae, potestas optimized maximi momenti Vide caudices transceiver, PCI Express® compatibles fines clausos , administratio systematis gradus potentiae modi, optiones conformationis auto- deprehendere, et securitatis IP aucta cum praesidio AES et Fabrica DNA.Haec lineamenta praebet jocus vilis sumptus programmabilis consuetudini ASIC productorum inaudita facilitate usus.Spartanae-6 FPGAs optimam solutionem offerunt pro magno volumine logicae consiliorum, consiliorum DSP dolorum ordinatorum, et applicationes sumptuum sensitivorum infixarum.Lacaena-6 FPGAs sunt fundamenta programmabilis siliconis pro Targeted Design Platforms quae liberant integrationem programmatum et ferramenta composita, quae designantes innovationem efficiunt ut primum cycli eorum progressiones incipiant.
i6 Genus • Lacedaemoniorum ;
• Lacaena-6 LX FPGA: Logica optimized
• Lacaena-6 LXT FPGA: Summus celeritatem Vide connectivity
• Lorem ad humilis sumptus
• Multiplex efficiens cuneos integrated
• Optimized lectio I/O signa
• Staggered pads
• Princeps plastic filum-volumen religata continent packages
• Minimum static et dynamicam potestatem
• 45 um processus optimized pro pretio et low potentia
• Hibernate potestate in modus nulla potentia
• Suspende modus conservat statum et configurationem cum multi-clavibus vigiliis, moderandis amplificationem
• 1.0V core intentione inferioris potentiae (LX FPGAs, -1L only)
• Altus effectus 1.2V nucleus intentionis (LX et LXT FPGAs, -2, -3, et -3N gradus velocitatis)
• Multi-voltage, multi-vexillum SelectIO™ interfaciei ripas
• Usque ad 1,080 Mb/s notitia translationis rate per differentialem I/O
• Selectable output coegi, usque ad 24 mA per pin
• 3.3V ad 1.2VI/O signa et protocolla
• Low-cost HSTL et SSTL memoria interfaces
• Hot PERMUTO obsequio
• Novifacta EGO / O rates ut amplio signum integritatis occidit
• Vide High-GTP transceivers in LXT FPGAs
• Ad 3.2 Mb/s
• Interfaces summa celeritate comprehendo: Serial ATA, Aurora, 1G Aer, PCI Express, OBSAI, CPRI, EPON, GPON, Portus, et XAUI.
• Integrated Endpoint obstructionum ad PCI designs (LXT)
• Minimum-cost PCI® technologiae subsidium compatibile cum 33 MHz, 32- et 64-bit specificatione.
• efficiens DSP48A1 crustae
• High-perficiendi arithmeticam et signum processus
• Fast 18 x 18 multiplicator et 48-bit accumulator
• Pipelining et lapsus facultatem
• Pre-viperae applicationem filter adiuvaret
• Integrated Memoria Controller cuneos
• DDR, DDR2, DDR3, et LPDDR subsidium
• Data rates usque ad 800 Mb/s (12.8 Gb/s apicem Sed)
• Multi-portus bus structuram cum FIFO independentem minuere consilium sincere quaestiones
• Logica opibus auctis capacitatem logicam
• libitum subcinctus mandare vel RAM distribui firmamentum
• efficiens 6-input LUTS meliorem efficiendi ac minuendi potestatem
• LUT cum duali flip-flops ad pipeline applicationes centricae
• Acta ram amplis granularity
• Fast obstructionum ram cum byte scribe enable
• 18 Kb cuneos qui optionally programmari possunt ut duo sui iuris 9 Kb scandalum RAMs
• Horologium Procuratio Tile (CMT) pro aucta perficiendi
• Vox gravis, flexilis clocking
• Digital Horologium Procuratores (DCMs) horologium skew et officium cycli corruptelam tollunt
• Phase-Loops Locked (PLLs) pro low-clocking jitter
• Frequentia synthesis cum multiplicatione simul, divisione et temporis mutatione
• Sedecim low-maksas global horologium retiacula
• Configuratio simplicior, signa humilis sumptus sustinet
• 2-pin auto- deprehendere configuratione
• lata tertia pars SPI (usque x4) et NEC mico firmamentum
• Feature dives Xilinx Platform Flash cum JTAG
• MultiBoot firmamentum ad upgrade remota cum multis bitstremis, utens vigil praesidio
• securitatem pro consilio amplificata praesidium
• Unique Fabrica DNA identifier ad designandum authenticas
• AES bitstream encryption in majoribus artibus
• Velocius embedded processus cum auctus, humilis sumptus, MicroBlaze™ mollis processus
• Industry-ducens IP et referat consilia
