XC6SLX75-2FGG484C Field Programmabilis Porta Array
Product Description
| Productum attributum | Precium attributum |
| Fabrica: | Xilinx |
| Product Category: | FPGA - Field Programmabiles portae Array |
| RoHS: | Singula |
| Series: | XC6SLX75 |
| Numerus Elementorum Logicae: | 74637 LE |
| Numerus I / Os: | 280 I/O |
| Supple intentione - Min: | 1.14 V |
| Supple intentione - Max: | 1.26 V |
| Minimum Operating Temperature: | 0 C |
| Maximum Operating Temperature: | + 85 C |
| Data Rate: | - |
| Numerus Transceivers: | - |
| Adscendens Style: | SMD/SMT |
| Sarcina / Case: | FCBGA-484 |
| Notam: | Xilinx |
| RAM distribuit: | 692 kbit |
| Embedded Clausus RAM - EBR: | 3096 kbit |
| Maximum Operating Frequency: | 1080 MHz |
| Humor Sensitivus: | Ita |
| Numerus Logicae Forum obstruit - LABs: | 5831 LAB |
| Supple intentione operating: | 1.2 V |
| Product Type: | FPGA - Field Programmabiles portae Array |
| Factory Pack Quantity: | 1 |
| Subcategoria: | Programmabilis Logica ICs |
| Nomen: | Lacedaemoniorum |
| Unitas pondus: | 1.662748 oz |
Lacedaemoniorum 6 Family Overview
Familia Spartan®-6 primas praebet facultates integrationis systematis cum infimis totali impensa pro applicationibus magni voluminis.Tredecim-membrum familiae densitates disgregatas ab 3,840 ad 147,443 cellulas logicas dilatatas tradit, cum dimidia potentia consumptio familiae familiae Spartanae superioris, et connectivity citius, plus comprehensiva.Constructa in matura 45 um humilium potentiarum processu aeneo technicae quae optimae staterae sumptus, potentiae et effectus liberat, Spartana 6 familia novam, efficaciorem, duplicem tabulam 6-input tionem speculationis (LUT) logicam offert; dives lectio constructa-in systematis gradu caudices.Haec includit 18 Kb (2 x 9 Kb) scandalum RAMS, generationis DSP48A1 crustae, SDRAM memoriae moderatoris, mixti-modus horologii administratione cuneos aucta, technologia selectIO™, poweroptimized summus celeritas Vide caudices transceiver, PCI Express® compatibles Fines caudices, provectus systema-campester potestas administrandi modos, optiones conformationis auto- deprehendendi, et securitatem IP aucta cum praesidio AES et DNA Fabrica.
Haec lineamenta praebet infimum programmabile alternatio consuetudini ASIC productorum inaudita facilitate usus.Spartanae-6 FPGAs optimam solutionem offerunt pro magno volumine logicae consiliorum, consiliorum DSP dolorum ordinatorum, et applicationes sumptuum sensitivorum infixarum.Lacaena-6 FPGAs sunt fundamenta programmabilis siliconis pro Targeted Design Platforms quae liberant integrationem programmatum et ferramenta composita, quae designantes innovationem efficiunt ut primum cycli eorum progressiones incipiant.
i6 Genus • Lacedaemoniorum ;
- Spartan-6 LX FPGA: Logica optimized
- Lacaena-6 LXT FPGA: Summus celeritatem Vide connectivity
• Lorem ad humilis sumptus
- Multiplex efficiens cuneos integrated
- Optimized lectio I / O signa
- haesitavit pads
- Summus volumen plastic filum-coniunctum packages
• Minimum static et dynamicam potestatem
- 45 nm processus optimized pro pretio et low potentia
- Hiberna potestate sunt modus nulla potentia
- Modus suspendendi conservat statum et configurationem cum multi-clavibus vigiliis, moderandis amplificationem
- Inferior-potestas 1.0V core voltage (LX FPGAs, -1L only)
- Altus effectus 1.2V nucleus intentionis (LX et LXT FPGAs, -2, -3, et -3N gradus velocitatis)
• Multi-voltage, multi-vexillum SelectIO™ interfaciei ripas
- Usque ad 1,080 Mb/s notitia translationis rate per differentialem I/O
- Selectable output coegi, usque ad 24 mA per pin
- 3.3V ad 1.2VI/O signa et protocolla
- Sumptus humilis HSTL et SSTL memoria interfaces
- Hot PERMUTO obsequio
- Novifacta EGO / O rates ad amplio signum integritatis occidit
• Vide High-GTP transceivers in LXT FPGAs
- Usque ad 3.2 Mb/s
- Interfaces summa celeritate comprehendo: Serial ATA, Aurora, 1G Aer, PCI Express, OBSAI, CPRI, EPON, GPON, DisplayPort et XAUI.
• Integrated Endpoint obstructionum ad PCI designs (LXT)
• Minimum-cost PCI® technologiae subsidium compatibile cum 33 MHz, 32- et 64-bit specificatione.
• efficiens DSP48A1 crustae
- Arithmetica et signo processus summus perficientur
- Fast 18 x 18 multiplicator et 48-bit accumulator
- Pipelining et lapsus facultatem
- Pre-viperae applicationes ut adiuvaret filter
• Integrated Memoria Controller cuneos
- DDR, DDR2, DDR3, et LPDDR subsidium
- Datae rates usque ad 800 Mb/s (12.8 Gb/s apicem Sed)
- Multi-portus bus structuram cum FIFO independentem minuere consilium quaestiones sincere
• Logica opibus auctis capacitatem logicam
- Ad libitum subcinctus mandare vel RAM distribui firmamentum
- Efficiens 6-input LUTS meliorem efficiendi ac minuendi potestatem
- LUT cum duali flip-flops ad pipeline applicationes centricae
• Acta ram amplis granularity
- Fast obstructionum ram cum byte scribe enable
- 18 Kb caudices qui optionally programmati possunt ut duo sui iuris 9 Kb scandalum RAMs
• Horologium Procuratio Tile (CMT) pro aucta perficiendi
- Minimum strepitus, flexibile clocking
- Horologium digitales Procuratores (DCMs) horologium skew et officium cycli corruptelam tollunt
- Phase Locked Loops (PLLs) pro low-jitter clocking
- Frequentia synthesis cum multiplicatione simul, divisione et periodo variationis
- Sedecim low-schola global horologium retiacula
• Configuratio simplicior, signa humilis sumptus sustinet
- II-pin auto- deprehendere configuratione
- Lata tertia pars SPI (usque ad x4) et NEC mico firmamentum
- Pluma dives Xilinx Platform Flash cum JTAG
- MultiBoot firmamentum ad upgrade remota cum multis bitstremis, utens vigil praesidio
• securitatem pro consilio amplificata praesidium
- Unicum Fabrica DNA identifier ad designandum authenticas
- AES bitstream encryption in maioribus machinis
• Velocius embedded processus cum auctus, humilis sumptus, MicroBlaze™ mollis processus
• Industry-ducens IP et referat consilia
