XC6SLX75-2FGG484C Series Portarum Programmabiles in Campo
♠ Descriptio Producti
| Attributum Producti | Valor Attributi |
| Fabricator: | Xilinx |
| Categoria Producti: | FPGA - Series Portarum Programmabiles in Campo |
| RoHS: | Detalia |
| Series: | XC6SLX75 |
| Numerus Elementorum Logicorum: | 74637 LE |
| Numerus I/O: | 280 I/O |
| Tensio Alimentaria - Minimum: | 1.14 V |
| Tensio Alimentaria - Maxima: | 1.26 V |
| Temperatura Operativa Minima: | 0°C |
| Temperatura Maxima Operativa: | +85°C |
| Frequentia Datorum: | - |
| Numerus Transceptorum: | - |
| Modus Montandi: | SMD/SMT |
| Sarcina / Capsa: | FCBGA-484 |
| Marca: | Xilinx |
| Memoria RAM distributa: | 692 kbit |
| Memoria RAM Integrata - EBR: | 3096 kbit |
| Frequentia Operativa Maxima: | 1080 MHz |
| Humoribus Sensibilis: | Ita |
| Numerus Sectorum Ordines Logici - LAB: | 5831 LABORATORIUM |
| Tensio Alimentationis Operativae: | 1.2 V |
| Typus Producti: | FPGA - Series Portarum Programmabiles in Campo |
| Quantitas Sarcinae Fabricae: | 1 |
| Subcategoria: | Circuiti Integrati Logicae Programmabiles |
| Nomen Mercatorium: | Spartanus |
| Pondus Unitarium: | 1.662748 unciae |
♠ Conspectus Familiae Spartan-6
Familia Spartan®-6 facultates integrationis systematum praebet praestantissimas cum minimo sumptu totali pro applicationibus magni voluminis. Familia tredecim membrorum densitates ampliatas praebet, a 3840 ad 147443 cellulas logicas, cum dimidia parte consumptionis potentiae familiarum Spartan priorum, et connectivitate velociori et ampliore. Constructa in technologia matura processus cupri 45 nm parvae potentiae quae aequilibrium optimum sumptus, potentiae, et effectus praebet, familia Spartan-6 offert novam logicam tabulae consultationis (LUT) 6-input cum duobus registris et divitem selectionem blocorum systematis inclusi. Haec includunt RAM blocorum 18 Kb (2 x 9 Kb), segmenta DSP48A1 secundae generationis, moderatores memoriae SDRAM, bloca administrationis horologii modi mixti amplificata, technologiam SelectIO™, bloca transceptoris serialis celeris potentia optimizata, bloca Endpoint compatibilia cum PCI Express®, modos administrationis potentiae systematis provectos, optiones configurationis auto-detectionis, et securitatem IP amplificatam cum protectione AES et Device DNA.
Hae proprietates alternativam programmabilem sumptu minore praebent productis ASIC consuetudinariis cum facilitate usus inaudita. FPGA Spartan-6 optimam solutionem offerunt pro designis logicis magni voluminis, designis DSP clientibus accommodatis, et applicationibus inclusis sumptibus sensibilibus. FPGA Spartan-6 sunt fundamentum silicii programmabile pro suggestis designandi destinatis quae programmata et ferramenta integrata praebent quae designatoribus permittunt ut in innovatione se concentrent simulac cyclus eorum evolutionis incipit.
• Familia Spartan-6:
- Spartan-6 LX FPGA: Logica optimizata
- Spartan-6 LXT FPGA: Conexio serialis celerrima
• Ad sumptum vile designatum
- Plures efficaces bloci integrati
- Selectio optima normarum I/O
- Pulvinariae vacillantes
- Sarcinae plasticae magnae voluminis filo coniunctae
• Potentia statica et dynamica humilis
- Processus 45 nm ad sumptum et potentiam parvam optimus
- Modus hibernationis extinctionis propter vim nullam
- Modus suspensus statum et configurationem cum expergefactione multi-clavi et amplificatione moderationis conservat.
- Tensio interna minoris potentiae 1.0V (FPGA LX, -1L tantum)
- Tensio interna 1.2V summae efficacitatis (FPGA LX et LXT, gradus celeritatis -2, -3, et -3N)
• Interfacies SelectIO™ multi-tensionis et multi-normae
- Usque ad 1080 Mb/s celeritas translationis datorum per differentiale I/O
- Impulsus egressus selectabilis, usque ad 24 mA per aciculum
- Normae et protocolla 3.3V ad 1.2VI/O
- Interfacies memoriae HSTL et SSTL pretii minoris
- Obsequium permutationis calidae
- Frequentiae mutationis I/O adaptabiles ad integritatem signalis emendandam
• Transceptores seriales GTP celeres in FPGA LXT
- Usque ad 3.2 Gb/s
- Interfacies celerrimae, inter quas: Serial ATA, Aurora, 1G Ethernet, PCI Express, OBSAI, CPRI, EPON, GPON, DisplayPort, et XAUI
• Punctum terminale integratum pro exemplaribus PCI Express (LXT)
• Suffragium technologiae PCI® pretii minoris, congruens cum specificatione 33 MHz, 32 et 64 bit.
• Segmenta DSP48A1 efficacia
- Arithmetica et processus signorum summae efficaciae
- Multiplicator celer 18 x 18 et accumulator 48-bit
- Facultas canalium et cascadationis
- Praeadditio ad adiuvandas applicationes filtrationis
• Bloci Moderatoris Memoriae Integrati
- DDR, DDR2, DDR3, et LPDDR subsidia
- Velocitates datorum usque ad 800 Mb/s (12.8 Gb/s maxima latitudo transmissionis)
- Structura bus multiportuum cum FIFO independente ad difficultates temporis designandi minuendas
• Abundantes opes logicae cum aucta capacitate logica
- Registrum translationis optionale vel auxilium RAM distributum
- LUTs sex inputuum efficaces perfunctionem augent et potentiam minuerunt.
- LUT cum bistabilibus duplicibus ad applicationes centratas in canalibus (vel canalibus)
• Memoria RAM fragmentorum cum lata granularitate
- RAM celeris cum facultate scribendi byte
- Bloci 18 Kb qui ad libitum programmari possunt ut duo separati 9 Kb RAM block
• Tegula Administrationis Horologii (CMT) ad augendam efficaciam
- Sonitus humilis, horologium flexibile
- Rectores Horologii Digitalis (RCD) obliquitatem horologii et distortionem cycli officii eliminant.
- Circuitus Phase-Locked (PLLs) pro horologio parvo tremore
- Synthesis frequentiae cum multiplicatione, divisione, et mutatione phasis simul
- Sedecim retia horologica globalia parvae inclinationis
• Configuratio simplicior, normas sumptuum humilium sustinet
- Configuratio autodetectionis duarum clavorum
- Latum SPI tertiae partis (usque ad x4) et fulgurationis NOR auxilium
- Xilinx Platform Flash dives functionibus cum JTAG
- Subsidium MultiBoot pro renovatione remota cum multis fluminibus bit, utens protectione watchdog.
• Securitas aucta ad designationem protegendam
- Identificator unicus ADN instrumenti ad authenticationem designationis
- Encryptio AES bitstream in maioribus machinis
• Processus integratus celerior cum processore molli MicroBlaze™ amplificato et pretio vili
• Designia IP et referentialis in industria praestantissima
