XC6SLX9-2TQG144C Officina currently ordines huius operis non accipientes.
Product Description
| Atributo del producto | Valor de atributo |
| Fabricante: | Xilinx |
| Categoria de producto: | FPGA - Arreglo de puerta programmata de campo |
| RoHS: | Detalles |
| Serie: | XC6SLX9 |
| Cantidad de elementos lógicos: | 9152 LE |
| Número de entradas / salidas: | 102 I/O |
| Voltaje de alimentación - Mín.: | 1.14 V |
| Voltaje de alimentación - Máx.: | 1.26 V |
| Temperatura de trabajo mínima: | 0 C |
| Temperatura de trabajo máxima: | + 85 C |
| Velocidad de transmisión de datos: | - |
| Número de transceptores: | - |
| Estilo de montaje: | SMD/SMT |
| Paquete / Cubierta: | TQFP-144 |
| Marca: | Xilinx |
| Aries distribuida; | 90 kbit |
| Bloque Embutido RAM - EBR: | 576 kbit |
| Frecuencia de trabajo máxima: | 1080 MHz |
| Res sensibiles a la humedad: | Ita |
| Cantidad de bloques de secuencias lógicas - LAB: | 715 LAB |
| Voltaje de alimentación operativo: | 1.2 V |
| Tipo de producto: | FPGA - Field Programmabiles portae Array |
| Cantidad de empaque de fabrica: | 1 |
| Subcategoría: | Programmabilis Logica ICs |
| Commercial Nombre: | Lacedaemoniorum |
| Peso de la unidad: | 0.052911 oz |
Lacedaemoniorum 6 Family Overview
Familia Spartan®-6 primas praebet facultates integrationis systematis cum infimis totali impensa pro applicationibus magni voluminis.Tredecim-membrum familiae densitates disgregatas ab 3,840 ad 147,443 cellulas logicas dilatatas tradit, cum dimidia potentia consumptio familiae familiae Spartanae superioris, et connectivity citius, plus comprehensiva.Constructa in matura 45 um humilium potentiarum processu aeneo technicae quae optimae staterae sumptus, potentiae et effectus liberat, Spartana 6 familia novam, efficaciorem, duplicem tabulam 6-input tionem speculationis (LUT) logicam offert; dives lectio constructa-in systematis gradu caudices.Haec includit 18 Kb (2 x 9 Kb) scandalum RAMS, generationis DSP48A1 crustae, SDRAM memoriae moderatoris, mixti-modus horologii administratione cuneos aucta, technologia selectIO™, poweroptimized summus celeritas Vide caudices transceiver, PCI Express® compatibles Fines caudices, provectus systema-campester potestas administrandi modos, optiones conformationis auto- deprehendendi, et securitatem IP aucta cum praesidio AES et DNA Fabrica.Haec lineamenta praebet infimum programmabile alternatio consuetudini ASIC productorum inaudita facilitate usus.Spartanae-6 FPGAs optimam solutionem offerunt pro magno volumine logicae consiliorum, consiliorum DSP dolorum ordinatorum, et applicationes sumptuum sensitivorum infixarum.Lacaena-6 FPGAs sunt fundamenta programmabilis siliconis pro Targeted Design Platforms quae liberant integrationem programmatum et ferramenta composita, quae designantes innovationem efficiunt ut primum cycli eorum progressiones incipiant.
i6 Genus • Lacedaemoniorum ;
• Spartan-6 LX FPGA: Logica optimized • Spartan-6 LXT FPGA: Summus velocitas Vide connectivity
• Lorem ad humilis sumptus
• Multiplex efficiens cuneos integrated
• Optimized lectio I/O signa
• Staggered pads • summus volumine plastic filum, religata continent sarcinas
• Minimum static et dynamicam potestatem
• 45 um processus optimized pro pretio et low potentia
• Hibernate potestate in modus nulla potentia
• Suspende modus conservat statum et configurationem cum multi-clavibus vigiliis, moderandis amplificationem
• 1.0V core intentione inferioris potentiae (LX FPGAs, -1L only)
• Altus effectus 1.2V nucleus intentionis (LX et LXT FPGAs, -2, -3, et -3N gradus velocitatis)
• Multi-voltage, multi-vexillum SelectIO™ interfaciei ripas
• Usque ad 1,080 Mb/s notitia translationis rate per differentialem I/O
• Selectable output coegi, usque ad 24 mA per pin
• 3.3V ad 1.2VI/O signa et protocolla
• Low-cost HSTL et SSTL memoria interfaces
• Hot PERMUTO obsequio
• Novifacta EGO / O rates ut amplio signum integritatis occidit
• Vide High-GTP transceivers in LXT FPGAs
• Usque ad 3.2 Gb/s • Interfaces summa celeritate comprehenduntur: Serial ATA, Aurora, 1G Ethernet, PCI Express, OBSAI, CPRI, EPON, GPON, Port, et XAUI.
• Integrated Endpoint obstructionum ad PCI designs (LXT)
• Minimum-cost PCI® technologiae subsidium compatibile cum 33 MHz, 32- et 64-bit specificatione.
• efficiens DSP48A1 crustae
• High-perficiendi arithmeticam et signum processus
• Fast 18 x 18 multiplicator et 48-bit accumulator
• Pipelining et lapsus facultatem
• Pre-viperae applicationes filter adiuvaret
