ATXMEGA128A1U-AU 8bit Microcontrollerorum MCU 100TQFP IND TEMP GREEN 1.6-3.6V

Atmel AVR XMEGA familia est potentiae humilis, magnae operationis, et locupletium periphericorum 8/16-bitrum microcontrollorum qui ex AVR architecturae RISC auctus est.Exsequendo instructiones in unius cycli horologii, cogitationes AVR XMEGA consequi CPU perput accedens una decies instructiones per megahertz secundo (MIPS) per megahertz, permittens systema excogitatoris ad optimize potentiae consummationem versus celeritatem processus expediendi.

Atmel AVR CPU uberem instructionem cum 32 propositis tabulis generalibus laborantibus coniungit.Omnes libri 32 registrae ad arithmeticam logicam unitatem directe connexae sunt (ALU), duo registra independentia accesserunt in una instructione, in uno cyclo horologii exsecuti.Architectura consequens plus codicis efficiens est, dum perputs multoties velocius assequatur, quam conventionales unius accumulator vel CISC microcontrollers fundantur.

AVR XMEGA A1U machinis sequentes lineamenta praebent: in systematis programmabilis mico cum facultates scribendas lege;internus EEPROM et SRAM;quattuor canalis DMA moderatoris, octingentorum alveorum eventus ratio et programmabilis multi gradus interrumpentes moderatorem, 78 propositum generale I/O lineae, 16 frenum real-time counter (RTC);octo flexibiles, 16-bit timer/ calculis cum canalibus comparatis et PWM, octo USARTs;quattuor interfaces (TWIs);unus cursu pleno USB 2.0 interface;quattuor serial interfaces peripherales (SPIs);AES et DES machina cryptographica;CRC-16 (CRC-CCITT) and CRC-32 (IEEE 802.3) generans;duo 16-alvei, 12 frenum ADCs cum lucro programmabili;alvei duo 2-, 12- bis dacsi;quattuor Analog Comparators (ACs) cum fenestra modus;timer programmabilis speculator oscillator internus separatus;accurate oscillatores interni cum PLL et prescalibus;and programmable brown-out deprehensio.

Propositum et debug interface (PDI), ieiunium, duo clavum interfaciendi ad programmandi et debugging, praesto est.Cogitationes etiam IEEE std habent.1149,1 facilis interfaciei JTAG, et hoc quoque adhiberi potest ad scapulas, chip debug et programmandi.

In XMEGA A1U machinis quinque rationes selectabiles potentiae salutaris modos habent.Modus otiosus CPU sistit dum SRAM, DMA moderatorem, eventum systematis permittens, moderatorem interrumpunt, omnesque peripherales operandi continuandi.Modus potentia-down SRAM servat et actis mandare, sed oscillatores sistit, omnes alias functiones inactivare usque ad proximum TWI, USB resumere, vel clavum mutationem interrumpere, vel retexere.In vi-salvo modo, asynchrono-temporis dictioni asynchronae pergit currere, applica- tionem ad basin timoris conservandam dum reliqua machinae dormiunt.In modo sto, oscillator externus cristallus currit dum reliqua technologia dormit.Hoc satus a crystallo externo permittit velocissimus, cum humilis potentia consummatio.In modum extenso, praecipuus oscillator tum timor asynchronus decurrunt.Ad vim consummationem ulterius reducendam, horologium periphericum singulis periphericis optione modo activo et otioso somni modo obstrui potest.

Atmel bibliothecam liberam QTouch praebet ad tesseras capacitivas tangendas, iunctiones et functiones rotarum in AVR microcontrolers.

Fabrica fabricata sunt utens Atmel densitate alta, technicae memoriae nonvolatilis.Progressio memoriae mico reprogrammed in systemate per PDI vel JTAG interfaces potest.Tabernus oneratus currens in fabrica aliquem interface uti potest ut programmata applicationis ad splendorem memoriae detrahendum.Software tabernus oneratus in sectione mico tabernus perget currere dum schedula mico sectioni renovatur, dum operationem veram legere-scribes.Coniungendo 8/16 frenum RISC CPU cum in systemate, programmabili sui ipsius mico, AVR XMEGA potens est familia microcontroller quae maxime flexibilem et efficacem solutionem praebet multis applicationibus immersis.

Omnes Atmel AVR XMEGA machinis fulciuntur plena curriculi ratione et instrumentorum evolutionis systemate, incluso C compilatores, glomeratores tortor, programmata debugger/simulatores, programmatores, et kits aestimatio.