ISL6617AFRZ-T PhaseSplitter 3.3V PWMInput Logic
Product Description
| Productum attributum | Precium attributum |
| Fabrica: | Renesas Electronics |
| Product Category: | Switching Controllers |
| RoHS: | Singula |
| Packaging: | Reel |
| Notam: | Renesas / Intersil |
| Height: | 0.9 mm |
| Longitudo; | 3 mm |
| Humor Sensitivus: | Ita |
| Product Type: | Switching Controllers |
| Series: | ISL6617 |
| Factory Pack Quantity: | 6000 |
| Subcategoria: | PMIC - Power Management ICs |
| Latitudo: | 3 mm |
| Unitas pondus: | 22 mg |
ISL6617A PWM Doubler with output Cras Feature
ISL6617A Phase Duplicis proprietatis intersilii utitur schema ad duas phases potentiarum impedimenta cum uno PWM initus modulandi.Numerum duplicat graduum quod 3.3V multiphase moderatoris sustinere possunt.
ISL6617A designatus est ad minuendum numerum analog signorum quae interfaciunt inter moderatorem et rectorem in summo phase computant applicationes scalabiles.Signum commune COMP, quod plerumque in configurationibus cascades conventionalibus videri solet, non requiritur;haec sonitus immunitatis melioris ac extensionem simpliciorem efficit.Praeterea, ISL6617A comitem humilem partem praebet et lucrum gratuitum in technica conventionali cascaded.
ISL6617A cadendo cum alio ISL6617 vel ISL6611A, numerum graduum quae 3.3V multiphase moderatoris sustinere possunt, quadruplicare potest.
In ISL6617A etiam lineamenta initibus et outputs tri-statu qui agnoscunt statum summum impedimentum, cooperantes una cum multiphasi PWM moderatoris et agitatoris gradus, ne transeuntes negativi in output voltage continenti cum operatione suspendantur.Haec factura excludit necessitatem diode Schottky quae adhiberi potest in systematis potentiae ad tuendum onus ab excessu negativo output voltage damni.
• tempus proprium doubler ratio
• Consectetur lux plena onus efficientiam
• duplex vel quadruplex tempus comitem
• Patented current librans cum DCR current sentientia et lucrum accommodatum
• Current magna output (IOUT) simpliciorem reddere ratio interface et layout
• Triplex-gradu enable initus est modus lectio
• Dual PWM output agit duos pontes synchronos rectificatos cum unoPWM input
• Channel synchronisation et duo interiecta options
• Support 3.3V PWM input
• Support 5V PWM output • Compatible cum DCR sentiendi vel callidi potentia scaena sentiendi
• Tri-status PWM input et outputs pro output scaena shutdown
• Overvoltage praesidium
• Dual Flat No-plumbum (DFN) sarcina - Vestigium involucrum circa chip-scala;improves PCB utendo, tenuior profile - pb libero (RoHS facilis)
• Princeps current, humilis intentione DC/DC converters
• Alta frequentia et alta efficientia VRM et VRD
• Maximum tempus comitem ac tempus effusio applications
• 3.3V PWM input scaena potentiae integralis seu DrMOS .
