S9S12G128AMLH 16bit Microcontrollers MCU 16BIT 128K FULGUR
Product Description
| Productum attributum | Precium attributum |
| Fabrica: | NXP |
| Product Category: | 16-bit Microcontrollers - MCU |
| RoHS: | Singula |
| Series: | S12G |
| Adscendens Style: | SMD/SMT |
| Sarcina / Case: | LQFP-64 |
| Core: | S12 |
| Programma Memoria Location: | 128 kB |
| Data Bus Latitudo: | 16 bit |
| ADC Consilium: | 10 bit |
| Maximum Horologium Frequency: | 25 MHz |
| Numerus I / Os: | 54 |
| Data Ram Size: | 8 kB |
| Supple intentione - Min: | 3.15 V |
| Supple intentione - Max: | 5.5 V |
| Minimum Operating Temperature: | - 40 C |
| Maximum Operating Temperature: | + 125 C |
| Packaging: | Tray |
| Analoga Supple Voltage: | 5 V |
| Notam: | NXP Semiconductors |
| Data RAM Type: | aries |
| Data ROM Size: | 4 kB |
| Data ROM Type: | EEPROM |
| Interface Type: | SCI, SPI |
| Humor Sensitivus: | Ita |
| Numerus ADC canales: | 12 Channel |
| Productum: | MCU |
| Product Type: | 16-bit Microcontrollers - MCU |
| Programma Memoria Type: | Flash |
| Factory Pack Quantity: | 800 |
| Subcategoria: | Microcontrollers - MCU |
| Watchdog Timers: | Watchdog Timer |
| Pars # Aliases: | 935353877557 |
| Unitas pondus: | 0.012224 oz |
MC9S12G Family Reference Manual
Familia MC9S12G-Familia est optimized, autocinetum, 16 frenum microcontroller productum linea in parvo sumptu tendit, summus effectus et humilis clavus comes.Haec familia intenditur ad pontem inter summos finem 8-bit microcontrolers et summus effectus 16-bit microcontrolers, sicut MC9S12XS-Family.MC9S12G-Familia in programmatibus automotivis genericis postulatis quaerunt communicationem CAN vel LIN/J2602.Exempla typica harum applicationum includunt moderatores corporis, deprehensio occupantis, modulorum ianuae, moderatoris sedis, receptores RKE, actus callidi, moduli accensis, et confluentes capsulae captiosae.
Familia MC9S12G-familia utitur pluribus notis similibus inventis in MC9S12XS- et MC9S12P-Family, incluso errore corrigendi codicem (ECC) in memoria mico, analog-ad-digitalem convertentis ieiunium (ADC) et frequentia modulata periodo ansa clausa (ADC) IPLL) ut meliorem efficiendi rationem emc.
Familia MC9S12G-Familia optimized est pro progressionis memoria magnitudinum inferiorum usque ad 16k.Ad simpliciorem reddendam emptorem utendum est ut EEPROM lineamenta cum parva 4 bytes magnitudine sectoris deleant.
Familia MC9S12G-Familia omnia commoda et efficacia 16-bit MCU liberat, servato parvo pretio, potentiae consumptionis, EMC, et codici magnitudine efficientiae commoda, quae nunc sunt ab utentibus NXP existentes 8-bit et 16 frenum MCU retinendo.Sicut MC9S12XS-Familia, in MC9S12G-Familia XVI frenum spatiosis accessibus currunt sine exspectatione civitatum omnium peripheralium et memoriarum.In MC9S12G-Genus praesto est in C-clavum LQFP, 64-clavum LQFP, 48 paxillum LQFP/QFN, 32 paxillum LQFP et 20 paxillum TSSOP involucrum optiones et intendit ad augendam quantitatem functionis praesertim inferioris clavi fasciculorum computatorum. .Praeter I/O portus in singulis modulis praesto, ulteriores I/O portus praesto sunt cum facultate interpellandi permittens evigilandi vel exspectandi modos.
Chip-Level Features
In-chip modulorum qui in familia prompti sunt, sequentia lineamenta includunt:
• S12 CPU core
• Ad 240 Kbyte in-chip mico cum ECC
• Ad IV Kbyte EEPROM cum ECC
• Ad XI Kbyte in-chip SRAM
• Phase ansa clausa (IPLL) frequentia multiplicator cum filtro interno
• 4-16 MHz amplitudo moderata Fige oscillatorium
• 1 MHz oscillator internus RC
• Timer modulus (TIM) sustinens usque ad octo canales, qui praebent range of16-bit captio input;output compare, counter, legumen functionum accumulator
• Pulsus latitudo modulationis (PWM) moduli cum usque ad octo x VIII-bit canales
• Usque ad 16-alveum, 10 vel 12-bit resolutio continuos approximatio analogo ad digital converter(ADC)
• Ad duo VIII-bit digital-ad-analog converters (DAC)
• Ad unum 5V analog comparator (ACMP)
• Vide ad tres interface periphericum (SPI) modulorum
• Usque ad tres instrumenti communicationis seriales (SCI) modulorum communicationum LIN supportantium
• Ad unum multi-scalable controller regio retis (MSCAN) moduli (sustentans CAN protocol2.0A/B)
• De consilio ordinatoris (VREG) ad ordinationem copiarum inputarum et omnium intentionum internarum
• autonoma periodica interrumpunt (API)
• Subtilitas certa intentione referat ad ADC conversiones
• libitum referat voltage attenuator moduli ad augendam ADC accurate
