SPC5605BK0VLL6 32-bit Microcontrollers – MCU BOLERO 1M Cu WIRE
Product Description
| Productum attributum | Precium attributum |
| Fabrica: | NXP |
| Product Category: | 32-bit Microcontrollers - MCU |
| RoHS: | Singula |
| Series: | MPC5605B |
| Adscendens Style: | SMD/SMT |
| Sarcina / Case: | LQFP-100 |
| Core: | e200z0 |
| Programma Memoria Location: | 768 kB |
| Data Ram Size: | 64 kB |
| Data Bus Latitudo: | 32 bit |
| ADC Consilium: | 10 bis, 12 bit |
| Maximum Horologium Frequency: | 64 MHz |
| Numerus I / Os: | 77 I/O |
| Supple intentione - Min: | 3 V |
| Supple intentione - Max: | 5.5 V |
| Minimum Operating Temperature: | - 40 C |
| Maximum Operating Temperature: | + 105 C |
| Quid: | AEC-Q100 |
| Packaging: | Tray |
| Notam: | NXP Semiconductors |
| Data RAM Type: | SRAM |
| Interface Type: | CAN, I2C, LIN, SPI |
| Humor Sensitivus: | Ita |
| Processus Series: | MPC560xB |
| Productum: | MCU |
| Product Type: | 32-bit Microcontrollers - MCU |
| Programma Memoria Type: | Flash |
| Factory Pack Quantity: | 90 |
| Subcategoria: | Microcontrollers - MCU |
| Watchdog Timers: | Watchdog Timer |
| Pars # Aliases: | 935325828557 |
| Unitas pondus: | 0.02416 oz |
MPC5607B Microcontroller Data Sheet
Familia haec 32-bit ratio-in-chip (SoC) moderatorum novissimum factum est in applicatione moderatoris autocineti integrati.Pertinet ad familiam augendam productorum autocinetiorum umbilicum destinatorum ad interpellationem electronicarum applicationum in altera corporis unda intra vehiculum.
Provectus et sumptus efficens e200z0h processus exercitus nucleus huius familiae automotivae moderatoris obtemperat potentiae technologiae architecturae et solum instrumentum VLE (variabilis-longitudo modum translitterandi) APU (Processus Unitas auxiliaris), dum densitas codicis melioratur.Operatur in velocitatibus usque ad 64 MHz et altam praebet processus perficiendi optimized pro low potentiae consummationis.Capitalitatem in progressione infrastructura hodiernae potestatis Architecturae technis capitalis et cum rectoribus programmatibus programmatis et configuratione codicem adiuvat ut cum usorum instrumentis adiuvaret.
• Unius exitus, 32-bit CPU complexus (e200z0h)
- Virtutem technologiae Architecture® facilis in categoria embedded
- Consectetur instructio posita permittens variam longitudinem descriptam (VLE) ad magnitudinem vestigium reductionis codicis.Cum ad libitum modum translitterandi mixtorum 16-bit et 32-bit mandatorum, fieri potest ut signanter magnitudinem vestigium reductionis assequi possit.
• Sursum ad 1.5 MB in-chip code mico memoria fulta mico memoria controller
• 64 (4 16) KB on-chip notitia memoriae cum ECC
• Ad XCVI KB in-chip SRAM
• Memoria praesidium unitatis (MPU) cum 8 regionis descriptoribus et regionis 32-byte granularitas in membris quibusdam familiaribus (Refer ad Tabulam 1 ad singula).
• Interrumpo moderatoris (INTC) tractandi capaciores 204 selectable-prioritatis fontes interpellandi
• Frequency modulatur tempus-clausa loop (FMPLL)
• Crossbar switch architectura pro concurrentibus accessus ad peripherales, Flash, vel RAM ex pluribus dominis bus
• 16-canale eDMA moderatoris cum multiplicibus translationibus petentibus fontes utens DMA multiplexer
• Tabernus adiuvaret moduli (BAM) sustinet internus Flash programmandi per Vide ligamen (can vel SCI)
• Timer subsidia I/O canales praebens range of 16 frenum input captio, output comparatio et functiones pulsus latitudo modulationis (eMIOS)
• 2 analog-ad-digitales convertentes (ADC): unum 10-bit, unum 12-bit
• Crucis Trigger Unit ut synchronisationi ADC conversionum cum eventu ab eMIOS vel PIT timentis efficiat.
• Ad 6 Vide interface periphericum (DSPI) modulorum
Vide communicationis interface ad • X (LINFlex) modulorum
• Ad VI aucta plena CAN (FlexCAN) modulorum configurabili buffers
• 1 circuitus inter-integratus (I2C) moduli interfaciei
• Usque ad 149 configurable generalis propositi paxillos initus et output operationes sustentantes (sarcina dependens)
• Real-time Counter (RTC)
• Horologium principium ab interno 128 kHz vel 16 MHz oscillatorium autonomum expergisci cum solutione 1 ms cum maximo timeout 2 seconds
• Ad libitum subsidium RTC cum fonte horologii ab externo 32 kHz crystalli oscillatoris, sustinens expergisci cum 1 sec resolutione et maximum spatium horae 1
• Ad VIII periodica interrumpere timers (PIT) cum XXXII frenum contra resolutio
• Nexus development interface (NDI) per IEEE-ISTO 5001-2003 Classis Duo Plus
• Fabrica / tabula terminus scan probatio suscepit per iuncturam Test Actionis Group (JTAG) de IEEE (IEEE 1149.1)
• De-chip intentionis moderatoris (VREG) pro ordinatione copiarum inputarum pro omnibus gradibus internis
