SPC5644AF0MLU2 Microcontrollores 32-bit – MCU 32BIT3MB Flsh192KRAM
♠ Descriptio Producti
| Attributum Producti | Valor Attributi |
| Fabricator: | NXP |
| Categoria Producti: | Microcontrollores 32-bit - MCU |
| RoHS: | Detalia |
| Series: | MPC5644A |
| Modus Montandi: | SMD/SMT |
| Nucleus: | e200z4 |
| Magnitudo Memoriae Programmatis: | 4 MB |
| Magnitudo Memoriae Memoriae Datorum: | 192 kB |
| Latitudo Bus Datorum: | Triginta duo bit |
| Frequentia Horologii Maxima: | 120 MHz |
| Temperatura Operativa Minima: | - 40°C |
| Temperatura Maxima Operativa: | + 125°C |
| Qualificatio: | AEC-Q100 |
| Involucrum: | Ferculum |
| Marca: | NXP Semiconductors |
| Humoribus Sensibilis: | Ita |
| Series Processoris: | MPC5644A |
| Typus Producti: | Microcontrollores 32-bit - MCU |
| Quantitas Sarcinae Fabricae: | ducenti |
| Subcategoria: | Microcontrollores - MCU |
| Alias Partium #: | 935321662557 |
| Pondus Unitarium: | 1.868 grammata |
♠ Microcontrollores 32-bit - MCU
Nucleus processoris hospitis e200z4 microcontrolloris in technologia Power Architecture® constructus est et specialiter ad applicationes insertas designatus. Praeter technologiam Power Architecture, hic nucleus instructiones ad processum signorum digitalium (DSP) sustinet. MPC5644A duos gradus hierarchiae memoriae habet, constantes ex 8 KB memoriae celatae instructionum, sustentatae a 192 KB SRAM in chip et 4 MB memoriae flash internae.
MPC5644A interfaciem externam per canalem (bus) et canalem calibrationis includit, qui solum cum Systemate Calibrationis Freescale VertiCal adhibetur, accessibilis est. Hoc documentum proprietates MPC5644A describit et proprietates electricas et physicas magni momenti instrumenti illustrat.
• Nucleus Architecturae Potestatis e200z4 150 MHz
— Codificatio instructionum longitudinis variabilis (VLE)
— Architectura superscalaris cum duabus unitatibus exsecutionis
— Usque ad duas instructiones integras vel puncti fluitantes per cyclum
— Usque ad quattuor operationes multiplicationis et accumulationis per cyclum
• Ordo memoriae
— 4 MB memoriae fulgurantis in chip cum ECC et Lectione Dum Scribetur (RWW)
— 192 KB SRAM in chip cum functione subsidiaria (32 KB) et ECC
— cella instructionum 8 KB (cum clavibus lineae), configurabilis ut bidirectionalis vel quadridirectionalis
— 14 + 3 KB memoria RAM codicis et datorum eTPU
— 5 ✖ 4 commutator transversalis (XBAR)
— MMU 24-ingressuum
— Interfacies Bus Externa (EBI) cum portu servo et domino
• Protectio Secura Fallimentorum
— Unitas Protectionis Memoriae (MPU) sedecim inscriptionum
— Unitas CRC cum tribus submodulis
— Sensor temperaturae iuncturae
• Interruptiones
— Moderator interruptionis configurabilis (cum NMI)
— DMA 64-canalis
• Canales seriales
— 3 ✖ eSCI
— 3 ✖ DSPI (quorum 2 Micro Second Channel [MSC] deorsum sustinent)
— 3 ✖ FlexCAN cum 64 nuntiis singulis
— 1 ✖ Modulus FlexRay (V2.1) usque ad 10 Mbit/s cum canali duplici vel singulari et 128 obiectis nuntiorum et ECC
• 1 ✖ eMIOS: 24 canales unificati
• 1 ✖ eTPU2 (eTPU generationis secundae)
— 32 canales normales
— 1 ✖ modulus reactionis (6 canales cum tribus exitibus per canalem)
• Duo conversores analogico-digitales in ordinem amplificati (eQADCs)
— Quadraginta canales ingressus duodecim bit (in duobus convertis analogicis-digitalibus multiplexati); ad quinquaginta sex canales cum multiplexoribus externis expandibiles
— sex ordines mandatorum
— Sustentatio impulsoris et DMA
— Tempus conversionis minimum 688 ns
• Instrumentum programmandi CAN/SCI/FlexRay Bootstrap in chip cum Modulo Adiutorio Boot (BAM)
• Nexus
— Classis 3+ pro nucleo e200z4
— Classis 1 pro eTPU
• JTAG (quinque-clavorum)
• Semaphorum Impulsoris Progressionis (DTS)
— Registrum semaphororum (32-bit) et registrum identificationis
— Adhibitus ut pars protocolli acquisitionis datorum incitati
— Clavus EVTO ad communicationem cum instrumento externo adhibetur
• Generatio horologii
— Oscillator principalis in lamina 4–40 MHz
— FMPLL in lamina (ansa frequentiae modulatae cum phase clausa)
• Usque ad 120 lineas I/O usus generalis
— Singillatim programmabile ut input, output vel functio specialis
— Limen programmabile (hysteresis)
• Modus reductionis potentiae: modi lentus, quiescendi et exspectandi
• Schema suppletionis flexibile
— Alimentatio singularis 5 V cum ballast externo
— Plura subsidia externa: 5 V, 3.3 V et 1.2 V
• Sarcinae
— 176 LQFP
— 208 MAPBGA
— 324 TEPBGA
CSP 496-aciculorum (instrumentum calibrationis tantum)
