Microcontrollores ARM STM32H750VBT6 – MCU Altae efficaciae et DSP DP-FPU, Arm Cortex-M7 MCU 128 Kbytes memoriae Flash 1MB RAM, 48
♠ Descriptio Producti
| Attributum Producti | Valor Attributi |
| Fabricator: | STMicroelectronics |
| Categoria Producti: | Microcontrollores ARM - MCU |
| RoHS: | Detalia |
| Series: | STM32H7 |
| Modus Montandi: | SMD/SMT |
| Sarcina / Capsa: | LQFP-100 |
| Nucleus: | ARM Cortex M7 |
| Magnitudo Memoriae Programmatis: | 128 kB |
| Latitudo Bus Datorum: | Triginta duo bit |
| Resolutio ADC: | 3 x 16 bit |
| Frequentia Horologii Maxima: | 480 MHz |
| Numerus I/O: | 82 I/O |
| Magnitudo Memoriae Memoriae Datorum: | 1 MB |
| Tensio Alimentaria - Minimum: | 1.71 V |
| Tensio Alimentaria - Maxima: | 3.6 V |
| Temperatura Operativa Minima: | - 40°C |
| Temperatura Maxima Operativa: | +85°C |
| Involucrum: | Ferculum |
| Marca: | STMicroelectronics |
| Resolutio DAC: | Duodecim bit |
| Typus RAM datorum: | RAM |
| Tensio I/O: | 1.62 V ad 3.6 V |
| Typus Interfaciei: | CAN, I2C, SAI, SDI, SPI, USART, USB |
| Humoribus Sensibilis: | Ita |
| Numerus Canalium ADC: | Canalis XXXVI |
| Productum: | MCU+FPU |
| Typus Producti: | Microcontrollores ARM - MCU |
| Genus Memoriae Programmatis: | Fulgur |
| Quantitas Sarcinae Fabricae: | 540 |
| Subcategoria: | Microcontrollores - MCU |
| Nomen Mercatorium: | STM32 |
| Tempora Custodiae: | Temporis Custodis, Fenestratus |
| Pondus Unitarium: | 0.386802 unciae |
♠ Microcontrolores Arm® Cortex®-M7 32-bit, 480MHz, memoria Flash 128 Kbyte, RAM 1 Mbyte, 46 interfacies communicationis et analogicae, cryptographia
Instrumenta STM32H750xB in nucleo RISC Arm® Cortex®-M7 32-bit summae efficacitatis, usque ad 480 MHz operante, fundantur. Nucleus Cortex®-M7 unitatem puncti fluitantis (FPU) habet, quae instructiones processus datorum et genera datorum Arm® duplicis praecisionis (IEEE 754 congruens) et singularis praecisionis sustinet.
Instrumenta STM32H750xB seriem plenam instructionum DSP et unitatem tutelae memoriae (MPU) ad securitatem applicationum augendam sustinent. Instrumenta STM32H750xB memorias celerrimas inclusas cum memoria Flash 128 Kbytes, usque ad 1 Mbyte RAM (inclusis 192 Kbytes TCM RAM, usque ad 864 Kbytes SRAM usoris et 4 Kbytes SRAM subsidiariae), necnon amplam seriem input/output amplificatorum et periphericorum cum busibus APB, busibus AHB, matrice bus multi-AHB 2x32-bit et interconnexione AXI multi-stratosa accessum memoriae internae et externae sustinenti incorporant.
Nucleus
• Nucleus Arm® Cortex®-M7 32-bit cum FPU duplici praecisione et cella L1: 16 Kbytes datorum et 16 Kbytes cellae instructionum; frequentia usque ad 480 MHz, MPU, 1027 DMIPS/ 2.14 DMIPS/MHz (Dhrystone 2.1), et instructiones DSP.
Memoriae
• 128 Kbytes memoriae Flash
• 1 Mbyte memoriae RAM: 192 Kbytes memoriae TCM (inclusa 64 Kbyte memoriae ITCM + 128 Kbyte memoriae DTCM pro subscriptionibus temporis criticis), 864 Kbytes memoriae SRAM usoris, et 4 Kbytes memoriae SRAM in dominio subsidii.
• Interfacies memoriae Quad-SPI dualis modi usque ad 133 MHz operans
• Moderator memoriae externus flexibilis cum bus datorum usque ad 32-bit:
– Memoria SRAM, PSRAM, NOR Flash usque ad 133 MHz in modo synchrono acta
– SDRAM/LPSDR SDRAM
– Memoriae NAND Flash 8/16-bit
• Unitas calculi CRC
Securitas
• ROP, PC-ROP, manipulatio activa, subsidium renovationis firmware securae, modus accessus securus
Ingressus/egressus usus generalis
• Usque ad 168 portus I/O cum facultate interruptionis
Restitutio et administratio potentiae
• Tres regiones potentiae separatae quae separatim horologio circumscribi vel extingui possunt:
– D1: facultates magnae efficaciae
– D2: peripherica communicationis et temporaria
– D3: reinitium/moderatio horologii/administratio potentiae
• 1.62 ad 3.6 V alimentationis applicationis et I/O
• POR, PDR, PVD et BOR
• Potentia USB dedicata, regulatore interno 3.3 V incluso, quae amplificatores PHY internos suppleat.
• Regulator inclusus (LDO) cum exitu configurabili scalabili ad circuitum digitale supplendum
• Scalatio tensionis in modis Cursus et Sistus (6 intervalla configurabilia)
• Regulator subsidiarius (~0.9 V)
• Tensio referentialis pro peripherico analogico/VREF+
• Modi parvae potentiae: Somnus, Sistendum, Exspectandum et VBAT sustentantes onerationem pilae
Consumptio energiae parva
• Modus operandi cum batteria VBAT cum facultate implendi
• Clavi monitoriae status potentiae CPU et dominii
• 2.95 µA in modo exspectationis (SRAM subsidiaria inactiva, RTC/LSE activa)
Administratio horologii
• Oscillatores interni: 64 MHz HSI, 48 MHz HSI48, 4 MHz CSI, 32 kHz LSI
• Oscillatores externi: 4-48 MHz HSE, 32.768 kHz LSE
• 3× PLLs (1 pro horologio systematis, 2 pro horologiis nuclei) cum modo Fractionali
Matrix interconnectionis
• Matrices bus tres (una AXI et duae AHB)
• Pontes (5× AHB2-APB, 2× AXI2-AHB)
Quattuor moderatores DMA ad CPU exonerandum
• 1× moderator memoriae directae accessus (MDMA) celeritatis magnae cum auxilio indicis conexi
• Duae DMA duarum portarum cum FIFO
• 1× DMA fundamentalis cum facultatibus itineris petitionum
Usque ad 35 peripherica communicationis
• 4× I2Cs FM+ interfacies (SMBus/PMBus)
• 4× USART/4x UART (interfacies ISO7816, LIN, IrDA, usque ad 12.5 Mbit/s) et 1x LPUART
• Sex SPI, tria cum accurata classe audio I2S duplex multiplexata per PLL audio internum vel horologium externum, unum I2S in dominio LP (usque ad 150 MHz)
• 4x SAIs (interfacies audio serialis)
• Interfacies SPDIFRX
• SWPMI protocollum unius fili magistrale I/F
• Interfacies servi MDIO
• 2× interfacies SD/SDIO/MMC (usque ad 125 MHz)
• Duo moderatores CAN: duo cum CAN FD, unus cum CAN tempore impulso (TT-CAN)
• 2× interfacies USB OTG (1FS, 1HS/FS) solutio sine cristallo cum LPM et BCD
• Interfacies MAC Ethernet cum moderatore DMA
• HDMI-CEC
• Interfacies camerae 8- ad 14-bit (usque ad 80 MHz)
Undecim peripherica analoga
• 3× ADC cum resolutione maxima 16-bit (usque ad 36 canales, usque ad 3.6 MSPS)
• 1× sensor temperaturae
• 2× conversores D/A 12-bit (1 MHz)
• 2× comparatores potentiae infimae
• 2× amplificatores operationales (latitudine frequentiae 7.3 MHz)
• 1× filtra digitalia pro modulatore sigma delta (DFSDM) cum 8 canalibus/4 filtris
Graphica
• Moderator LCD-TFT usque ad resolutionem XGA
• Accelerator graphicus Chrom-ART (DMA2D) ad onus CPU reducendum
• Codex JPEG Apparatus
Usque ad XXII temporatores et custodes
• 1× temporator altae resolutionis (resolutio maxima 2.1 ns)
• 2 × temporaria 32-bit cum usque ad 4 IC/OC/PWM vel numeratore impulsuum et input encoder quadraturae (incrementalis) (usque ad 240 MHz)
• 2 × tempora moderationis motoris provecti 16-bit (usque ad 240 MHz)
• 10 × temporaria generalia 16-bit (usque ad 240 MHz)
• 5× temporaria 16-bit parvae potentiae (usque ad 240 MHz)
• 2× custodes (independentes et fenestrales)
• 1× temporarium SysTick
• RTC cum accuratione infra secundam et calendario ferramentorum
Acceleratio cryptographica
• AES 128, 192, 256, TDES,
• HASH (MD5, SHA-1, SHA-2), HMAC
• Generatores numerorum fortuitorum verorum
Modus depurationis
• Interfacies SWD et JTAG
• Memoria vestigii inclusa 4-Kbyte
Identificatio unica 96-bit
