LPC1850FET180,551 ARM Microcontrollers – MCU Cortex-M3 200kB SRAM 200 kB SRAM
Product Description
| Productum attributum | Precium attributum |
| Fabrica: | NXP |
| Product Category: | ARM Microcontrollers - MCU |
| RoHS: | Singula |
| Adscendens Style: | SMD/SMT |
| Sarcina / Causa: | TFBGA-180 |
| Core: | ARM Cortex M3 |
| Programma Memoria Location: | 0 B |
| Data Bus Latitudo: | 32 bit |
| ADC Consilium: | 10 bit |
| Maximum Horologium Frequency: | 180 MHz |
| Numerus I / Os: | 118 I/O |
| Data Ram Size: | 200 kB |
| Supple intentione - Min: | 2.4 V |
| Supple intentione - Max: | 3.6 V |
| Minimum Operating Temperature: | - 40 C |
| Maximum Operating Temperature: | + 85 C |
| Packaging: | Tray |
| Analogia Supple intentione: | 3.3 V |
| Notam: | NXP Semiconductors |
| DAC Resolutio: | 10 bit |
| Data RAM Type: | SRAM |
| Data ROM Size: | 16 kB |
| Data ROM Type: | EEPROM |
| I/O intentione: | 2.4 V ad 3.6 V |
| Interface Type: | CAN, Aer, I2C, SPI, USB |
| Longitudo; | 12.575 mm |
| Humor Sensitivus: | Ita |
| Numerus ADC canales: | 8 Channel |
| Numerus Timers / Calculis: | 4 Timer |
| Processus Series: | LPC1850 |
| Productum: | MCU |
| Product Type: | ARM Microcontrollers - MCU |
| Programma Memoria Type: | Flash |
| Factory Pack Quantity: | 189 |
| Subcategoria: | Microcontrollers - MCU |
| Nomen: | LPC |
| Watchdog Timers: | Watchdog Timer |
| Latitudo: | 12.575 mm |
| Pars # Aliases: | 935296289551 |
| Unitas pondus: | 291.515 mg |
♠ 32-bl ARM Cortex-M3 coruscans MCU;usque ad 200 kB SRAM;Aer duo HS USB, LCD et memoria externa moderatoris
LPC1850/30/20/10 sunt ARM Cortex-M3 microcontrolers fundatae ad applicationes infixae.ARM Cortex-M3 est altera generationis nucleus qui systematis amplificationes praebet ut humilis consummatio potentiae, debug notae aucta, et altioris gradus integrationis obstructionum subsidii.
LPC1850/30/20/10 operantur frequentiis CPU usque ad 180 MHz. ARM Cortex-M3 CPU a 3 scaena pipelino incorporatur et architecturae Harvardianae utitur separatis loci instructionibus et usibus usibus ac tertio bus periphericis. .ARM Cortex-M3 CPU includit etiam praefationem internam unitatem quae speculativam ramosam sustinet.
LPC1850/30/20/10 includunt usque ad 200 kB of-chip SRAM, quad SPI Flash interface (SPIFI), Civitas Configurabilis Timer/PWM (SCTimer/PWM) subsystem, duo USB moderatoris summus velocitatis, Ethernet; LCD, externae memoriae moderatoris, et multiplex digitalis et analogorum peripheralium.
• Core Processor - ARM Cortex-M3 processus (versio r2p1), in frequentiis usque ad 180 MHz.
- ARM Cortex-M3 constructum in Memoria Praesidium Unitum (MPU) sustinens octo regiones.
- ARM Cortex-M3 constructum-in Nested Vectored Interrupt Controller (NVIC).
- Non larvable Interrumpere (NMI) input.
- JTAG et Serial Wire Debug, vestigium serial, octo puncta et quattuor puncta vigilia.
– Consectetur Trace Module (ETM) et Consectetur Trace Buffer (ETB) auxilium.
- Ratio ricinum timer.
• De memoria-chip
– 200 kB SRAM ad codicem et ad usum data.
– Multiple SRAM cuneos cum separatis bus aditum.
– 64 kB ROM continet codici calceos et rectores programmatum in chip.
– 64 bis + 256 frenum Unum tempus programmabile (OTP) memoriae pro usu generali propositi.
• Pro generationis unitas
- Crystal oscillator cum range operativa 1 MHz ad 25 MHz.
– 12 MHz oscillator internus RC incisus ad 1,5% accurationem super temperiem et intentionem.
– Ultra-humilis potentia RTC crystallus oscillator.
- Tres PLLs permittunt CPU operationem usque ad maximum CPU rate sine cristallo frequentiae summus necessaria.Secunda PLL dedicata est USB summae velocitati, tertia PLL adhiberi potest ut audio PLL.
- Pro output
• Configurable digital peripherales:
– Status Configurabilis Timer (SCTimer/PWM) subsystem in AHB.
– Global Input Multiplexer Ordinare (GIMA) transire permittit multas initationes et initationes ad eventum acti periphericis sicut timers, SCTimer/PWM, et ADC0/1
• Vide interfaces:
- Quad SPI mico interface (SPIFI) cum 1-, 2-, vel 4-aliquantulo dato rates usque ad 52 MB per alterum.
– 10/100T Ethernet MAC cum RMII et MII interfaces et DMA subsidium alti propter CPU onus humilis.Subsidium pro IEEE 1588 tempus figurationis / provectus temporis vestigationis (IEEE 1588-2008 v2).
- One High-speed USB 2.0 Host/Device/OTG interface cum DMA auxilio et in-chip alta velocitate PHY (USB0).
– One High-speed USB 2.0 Host/Device instrumenti cum auxilio DMA, in-spoliatio plena celeritatis PHY et ULPI interfaciei ad externam celeritatem PHY (USB1).
- USB interfacies electrica testium programmatum in ACERVUS ROM USB comprehendit.
- Quattuor 550 UARTs cum DMA sustentaculo: una UART cum pleno modem interfaciei;unum uartum cum Irda interface;tres USARTs sustinent UART synchronum modum et card callidi interfacei ISO7816 conformes specificationi.
– Usque ad duos C_CAN 2.0B moderatores cum uno canali unoquoque.Usus moderatoris C_CAN operationem excludit omnium aliorum peripheralium eidem ponti bus coniunctarum Vide Figura 1 et Ref.2.
- Duo SSP moderatores cum FIFO et multi-protocollo sustentantes.Utraque SSPs cum DMA auxilio.
- Unus Fast-modus Plus I2C-bus interfacit cum modo monitori et aperto exhauriente I/O paxillos conformando plenam I2C-bus specificationum.Datae rates sustentat usque ad 1 Mbit/s.
- Vexillum unum I2C-bus interfacies cum modo monitori ac vexillo I/O fibulae.
– Duo I2S interfaciunt cum DMA auxilio, unumquodque cum uno initus et unum output.
• digital peripherales:
– Memoria externa moderatoris (EMC) externa SRAM, ROM, NOR mico et SDRAM machinas sustinens.
- LCD moderatoris cum DMA auxilio et programmabili ostensione solutionis usque ad 1024 H
— 768 V. Sustinet monochromum et coloratum STN tabulas et TFT tabulas coloratas;sustinet 1/2/4/8 bpp Colorem vide-Up Tabula (CLUT) et 16/24 frenum directum pixel destinata.
– Secure Digital Input Output (SD/MMC) card interface.
- Octo canalis Generalis Propositum DMA moderatoris ad omnes memoriam accedere potest in AHB et in omnibus servis DMA capax AHB.
- Usque ad 164 Propositum Generale Input/Output (GPIO) paxillos configurabiles viverra-sursum/descendens resistors.
– GPIO tabulae in AHB positae sunt ad accessum celeriter.GPIO portus DMA subsidium habent.
– Usque ad octo GPIO fibulae ex omnibus GPIO fibulae seligi possunt, ut margine et gradu sensitivo fontes interrumpant.
- Duo GPIO coetus moduli interrumpentes efficiunt ut interpellationem praebeant in programmabili exemplarium initus statuum globi GPIO fibulae.
- Quattuor generalis consilii timor / calculis cum captione et congruis facultatibus.
- PWM unum motor imperium pro tribus phase motoribus.
– Una quadratura Encoder instrumenti (QEI).
- Repetita Interrumpere timer (RI timer).
– Fenestra vigil timer.
– Ultra-humilis potestas Real-Tempus Clock (RTC) in potentia separato dominico cum 256 bytes de altilium tergum registris powered.
— metum timer;potest altilium Lorem.
• Analoga peripheralium:
- Unum X frenum DAC cum DMA auxilio et data conversione ratam 400 kSamples/s.
- Duae X-bit ADCs cum DMA auxilio et data conversione ratam 400 kSamples/s.Usque ad octo canales initus per ADC.
• Unique ID pro unaquaque fabrica.
• Potestas:
– Unius 3.3 V (2.2 V ad 3.6 V) potestas supplendi cum moderante in- chip interna intentione pro core copia et potestate RTC dominationis.
- RTC potestas domain potest separari per 3 V copia altilium.
- Quattuor modi potentiae reductae: Somnus, Somnus, Potentia Descendens, Alta Potentia.
– Processus vigiliae e somno modus per vigilias intermittit e variis periphericis.
- Expergiscimini a sopore, potestate-down, et profundo modi potentiae deorsum per externas obloquia et interrupta generata ab altilium powered stipitorum in RTC dominationis potestate.
- Brownout deprehendere cum quattuor liminibus separatis pro interrumpere et coegit reset.
- Power-On Reset (POR).
• Available ut 144 clavum LQFP fasciculorum et 256 clavum, 180 clavum et 100 fasciculi BGA clavum.
• Industrial
• RFID legentibus
• Consumer
• e-Metering
• Alba bona
